半导体结构的形成方法与流程

本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。

背景技术：

金属-氧化物-半导体晶体管(MOS晶体管)是构成集成电路尤其是超大规模集成电路的主要器件之一。自MOS晶体管发明以来，其几何尺寸按照摩尔定律一直在不断缩小，目前其特征尺寸已发展进入深亚微米以下。在此尺度下，器件的几何尺寸按比例缩小变得越来越困难。另外，在MOS晶体管器件及其电路制造领域，最具挑战性的是传统CMOS工艺在器件按比例缩小过程中，由于二氧化硅栅介质层高度减小所带来的从栅极向衬底的漏电流问题。

为解决上述漏电问题，目前MOS晶体管工艺中，采用高K栅介质材料代替传统的二氧化硅栅介质，并使用金属作为栅电极，两者配合使用以避免栅极损耗以及硼渗透所导致的漏电流问题。

目前制备金属栅极的工艺主要有两种方法，分别是“先栅极”和“后栅极”。“后栅极”又称为伪栅，使用该工艺时高介电常数栅介质层无需经过高温步骤，所以阈值电压VT偏移很小，芯片的可靠性更高。因此，后栅极工艺得到更广泛的应用。

现有技术提供了一种形成金属栅极的方法，包括：提供半导体衬底；形成覆盖所述半导体衬底表面的高K栅介质材料层；高K栅介质材料层上形成伪栅；以所述伪栅为掩膜刻蚀所述高K栅介质材料层，在所述伪栅底部形成高K栅介质层；形成覆盖所述半导体衬底和伪栅侧壁的层间介质层，层间介质层的表面与伪栅的顶部表面齐平；去除所述伪栅，形成凹槽；形成填充满凹槽的金属栅极。

但是现有技术形成的金属栅极的工艺稳定性仍有待提升。

技术实现要素：

本发明解决的问题是怎样提高形成金属栅极的工艺稳定性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有高K介质材料层以及位于高K介质材料层上的伪栅材料层；

在刻蚀腔内侧壁表面形成第一硅氧氯层；

在形成第一硅氧氯层后，将半导体衬底置于刻蚀腔中；

在将半导体衬底置于刻蚀腔中后，刻蚀去除部分所述伪栅材料层，形成伪栅；

在形成伪栅后，在所述刻蚀腔的内侧壁表面以及伪栅的侧壁表面形成第二硅氧氯层；

在形成第二硅氧氯层后，以所述伪栅为掩膜，刻蚀所述高K介质材料层，在伪栅底部形成高K栅介质层。

可选的，所述第一硅氧氯层的厚度为2nm～20nm，第一硅氧氯层的材料为SixOyClz，其中x＝1，y＝1～3，z＝1～3。

可选的，形成第一硅氧氯层采用的源气体为SiCl₄和O₂，SiCl₄的流量为10～100SCCM，O₂的流量为20～200SCCM，刻蚀腔中源功率为100～1000W，刻蚀腔中偏置电压0～50V，刻蚀腔压力为2～50mtorr。

可选的，所述第二硅氧氯层的厚度为1～3nm，第二硅氧氯层材料为SixOyClz，其中x＝1，y＝1～3，z＝1～3。

可选的，形成第二硅氧氯层采用的源气体为SiCl₄和O₂，SiCl₄的流量为10～100SCCM，O₂的流量为20～200SCCM，刻蚀腔中源功率为100～1000W，刻蚀腔中偏置电压0～50V，刻蚀腔压力为2～50mtorr。

可选的，所述高K栅介质层的材料为HfO₂、TiO₂、HfZrO、HfSiNO、Ta₂O₅、ZrO₂、ZrSiO₂、Al₂O₃、SrTiO₃或BaSrTiO。

可选的，刻蚀所述高K栅介质层采用各向异性的干法刻蚀工艺。

可选的，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的刻蚀气体为Cl₂和BCl₃，Cl₂的流量为10～100sccm，BCl₃ 的流量为10～100sccm，源功率为100～1000W，偏置电压为50～200V,腔室压力为2～30mtorr。

可选的，还包括：去除所述伪栅侧壁表面的第二硅氧氯层。

可选的，去除所述第二硅氧氯层采用的工艺为湿法刻蚀。

可选的，湿法刻蚀采用的刻蚀溶液为稀释氢氟酸。

可选的，稀释氢氟酸中水和氢氟酸的体积比为100:1～500:1。

可选的，形成覆盖所述半导体衬底表面以及伪栅侧壁表面的介质层；去除所述伪栅结构，形成凹槽；在所述凹槽中填充金属，形成金属栅极。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的半导体结构的形成方法，在对伪栅材料层进行刻蚀之前，在刻蚀腔的内侧壁形成第一硅氧氯层，所述第一硅氧氯层防止刻蚀伪栅材料层时等离子体对刻蚀腔的内侧壁造成刻蚀损伤；在形成伪栅后，在所述刻蚀腔的内侧壁表面以及伪栅的侧壁表面形成第二硅氧氯层，形成第二硅氧氯层的目的：一方面，前述刻蚀伪栅材料层时，刻蚀腔内侧壁表面的第一硅氧氯层可能会损伤，如果直接进行后续高K介质材料层的刻蚀步骤，在刻蚀K介质材料层时，损伤的第一硅氧氯层碎片容易从刻蚀腔的内侧壁上脱落，碎片掉落在半导体衬底上会形成颗粒缺陷，影响工艺的稳定性，并且第一硅氧氯层的损伤，在刻蚀高K介质材料层时，对刻蚀腔内侧壁的保护性能会变弱；另一方面，在伪栅的侧壁表面形成第二硅氧氯层，在后续刻蚀高K介质材料层时，使得伪栅被第二硅氧氯层保护，伪栅的尺寸不会减小，保证了工艺的稳定性。另外，形成第一硅氧氯层和第二硅氧氯层的步骤以及刻蚀伪栅材料层和高K介质材料层的步骤均是在同一刻蚀腔中进行，工艺步骤简单，节省了整个工艺制程的时间，提高了工艺效率。

附图说明

图1～图8为本发明实施例半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术所言，现有形成金属栅极工艺的稳定性仍有待提升。

研究发现，在形成伪栅后，采用伪栅为掩膜刻蚀高K栅介质材料层时，伪栅的侧壁也会被刻蚀，使得伪栅的尺寸会发生变化，后续去除伪栅形成凹槽时，使得凹槽的尺寸和凹槽中形成的金属栅极的尺寸也会发生变化，不利于工艺稳定性的提升，另外，在刻蚀高K栅介质层时，刻蚀气体对刻蚀腔的内侧壁容易产生腐蚀，影响刻蚀设备的使用寿命。

本发明实施例提供了一种半导体结构的形成方法，在对伪栅材料层进行刻蚀之前，在刻蚀腔的内侧壁形成第一硅氧氯层，所述第一硅氧氯层防止刻蚀伪栅材料层时等离子体对刻蚀腔的内侧壁造成刻蚀损伤；在形成伪栅后，在所述刻蚀腔的内侧壁表面以及伪栅的侧壁表面形成第二硅氧氯层，形成第二硅氧氯层的目的：一方面，前述刻蚀伪栅材料层时，刻蚀腔内侧壁表面的第一硅氧氯层可能会损伤，如果直接进行后续高K介质材料层的刻蚀步骤，在刻蚀K介质材料层时，损伤的第一硅氧氯层碎片容易从刻蚀腔的内侧壁上脱落，碎片掉落在半导体衬底上会形成颗粒缺陷，影响工艺的稳定性，并且第一硅氧氯层的损伤，在刻蚀高K介质材料层时，对刻蚀腔内侧壁的保护性能会变弱；另一方面，在伪栅的侧壁表面形成第二硅氧氯层，在后续刻蚀高K介质材料层时，使得伪栅被第二硅氧氯层保护，伪栅的尺寸不会减小，保证了工艺的稳定性。另外，形成第一硅氧氯层和第二硅氧氯层的步骤以及刻蚀伪栅材料层和高K介质材料层的步骤均是在同一刻蚀腔中进行，工艺步骤简单，节省了整个工艺制程的时间，提高了工艺效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图1～图8为本发明实施例半导体结构的形成过程的结构示意图。

参考图1，提供半导体衬底200，所述半导体衬底200上形成有高K介质材料层201以及位于高K介质材料层201上的伪栅材料层202。

所述半导体衬底200的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、 碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底200还可以根据设计需求注入一定的掺杂离子以改变电学参数。在所述半导体衬底200内还形成有浅沟槽隔离结构(图中未示出)，所述浅沟槽隔离结构用于隔离不同的晶体管，防止不同晶体管之间电学连接，所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。

所述高K介质材料层201用于形成高K栅介质层。所述高K介质材料层201的材料为HfO₂、TiO₂、HfZrO、HfSiNO、Ta₂O₅、ZrO₂、ZrSiO₂、Al₂O₃、SrTiO₃或BaSrTiO。

所述伪栅材料层202用于形成伪栅。所述伪栅材料层202的材料为多晶硅、无定形硅或无定形碳。

所述伪栅材料层202表面上还形成有掩膜层203，所述掩膜层203覆盖部分伪栅材料层202的表面。所述掩膜层203可以为单层或多层堆叠结构。在一实施例中，所述掩膜层203的材料为氮化硅、氧化硅、氮氧化硅或者可以为其他合适的掩膜材料。

参考图2，在刻蚀腔21内侧壁表面形成第一硅氧氯层206。

所述刻蚀腔21为刻蚀设备中用于进行刻蚀的腔室，后续对伪栅材料层202、高K介质材料层201的刻蚀均是在同一刻蚀腔21中进行。

所述刻蚀腔21为等离子体刻蚀腔，所述刻蚀腔21中具有载台(图中未示出)，所述载台用于放置半导体衬底，即通入刻蚀腔21的刻蚀气体可以在源射频功率的作用下解离为等离子体，等离子体在加速电压的作用下对载台上的半导体衬底上的待刻蚀材料进行刻蚀。

形成第一硅氧氯层206的目的是在后续对伪栅材料层202、高K介质材料层201的进行刻蚀时，防止等离子体对刻蚀腔21的内侧壁造成刻蚀损伤。

所述第一硅氧氯层206中包括硅元素、氧元素和氯元素，第一硅氧氯层206的材料为SixOyClz，其中x＝1，y＝1～3，z＝1～3，该材料的第一硅氧氯层206容易附着在刻蚀腔21的内侧壁上，并且形成工艺简单。。

第一硅氧氯层206直接形成在刻蚀腔21的内侧壁上，直接向刻蚀腔21中通过源气体，源气体在刻蚀腔21内被解离为等离子体，等离子体沉积在刻蚀腔21的内侧壁表面，形成工艺简单，并且易于去除。在一实施例中，形成第一硅氧氯层206采用的源气体为SiCl₄和O₂，SiCl₄的流量为10～100SCCM，O₂的流量为20～200SCCM，刻蚀腔中源功率为100～1000W，刻蚀腔中偏置电压0～50V，刻蚀腔压力为2～50mtorr偏置电压。

在一实施例中，所述第一硅氧氯层206的厚度为2nm～20nm。

参考图3，在形成第一硅氧氯层206后，将半导体衬底200置于刻蚀腔21中。

在刻蚀腔21的内侧壁表面形成第一硅氧氯层206后，将形成有伪栅材料层202的半导体衬底200传送至刻蚀设备的刻蚀腔21的载台上，准备进行刻蚀工艺。

参考图4，在将半导体衬底200置于刻蚀腔21中后，刻蚀去除部分所述伪栅材料层202(参考图3)，形成伪栅204。

刻蚀所述伪栅材料层202时采用的刻蚀气体为HBr和O₂，HBr流量为100sccm至500sccm，O₂流量为5sccm至50sccm，反应腔室压强为5毫托至45毫托，刻蚀的源功率为100瓦至500瓦，偏置电压为10瓦至150瓦。

在刻蚀伪栅材料层202的过程中，所述第一硅氧氯层206保护刻蚀腔的侧壁不会受到损伤。

参考图5，在形成伪栅204后，在所述刻蚀腔21的内侧壁表面以及伪栅204的侧壁表面形成第二硅氧氯层207。

形成第二硅氧氯层207的目的：一方面，前述刻蚀伪栅材料层202时，刻蚀腔21内侧壁表面的第一硅氧氯层206可能会损伤，如果直接进行后续高K介质材料层201的刻蚀步骤，在刻蚀K介质材料层201时，损伤的第一硅氧氯层206碎片容易从刻蚀腔21的内侧壁上脱落，碎片掉落在半导体衬底上会形成颗粒缺陷，影响工艺的稳定性，并且第一硅氧氯层206的损伤，在刻蚀高K介质材料层201时，对刻蚀腔21内侧壁的保护性能会变弱；另一方面，在伪栅204的侧壁表面形成第二硅氧氯层207，在后续刻蚀高K介质材料层 201时，使得伪栅204被第二硅氧氯层207保护，伪栅204的尺寸不会减小，保证了工艺的稳定性。

所述刻蚀腔21内侧壁表面的第二硅氧氯层207覆盖第一硅氧氯层206；所述伪栅204两侧的高K介质材料层201表面也会形成第二硅氧氯层207。

形成第二硅氧氯层207与前述的刻蚀伪栅材料层202的步骤和后续的刻蚀的高K介质材料层201的步骤均是在同一刻蚀腔21中，无需移动半导体衬底，因为工艺过程简单，并且同时在刻蚀腔21的内侧壁表面以及伪栅204的侧壁表面形成第二硅氧氯层207，一举两得。

所述第二硅氧氯层207的厚度为1～3nm，既使得刻蚀腔21的内侧壁和伪栅204的侧壁得到保护，又不会对伪栅204的尺寸带来较大影响，保持了工艺的稳定性。在一实施例中，形成第二硅氧氯层207采用的源气体为SiCl₄和O₂，SiCl₄的流量为10～100SCCM，O₂的流量为20～200SCCM，刻蚀腔中源功率为100～1000W，刻蚀腔中偏置电压0～50V，刻蚀腔压力为2～50mtorr，使刻蚀腔21的内侧壁和伪栅204的侧壁表面上形成的第二硅氧氯层207厚度均匀性较高。

参考图6，在形成第二硅氧氯层207后，以所述伪栅204为掩膜，刻蚀所述高K介质材料层201(参考图5)，在伪栅204底部形成高K栅介质层208。

刻蚀所述高K栅介质层201采用各向异性的干法刻蚀工艺。

在一实施例中，所述各向异性的干法刻蚀工艺为等离子体刻蚀工艺，在一实施例中，所述等离子体刻蚀工艺采用的刻蚀气体Cl₂和BCl₃，Cl₂的流量为10～100sccm，BCl₃的流量为10～100sccm，源功率为100～1000W，偏置电压为50～200V，腔室压力为2～30mtorr。

参考图7，去除所述伪栅204侧壁表面的第二硅氧氯层207(参考图6)。

去除所述第二硅氧氯层207采用的工艺为湿法刻蚀，湿法刻蚀采用的刻蚀溶液为稀释氢氟酸，在一实施例中，所述稀释氢氟酸中水和氢氟酸的体积比为100:1～500:1，在干净的去除第二硅氧氯层207的同时，较小对伪栅侧壁以及半导体衬底表面的刻蚀损伤。

在去除所述第二硅氧氯层207之前，还包括：以所述伪栅204和第二硅氧氯层207为掩膜，对伪栅204和第二硅氧氯层207两侧的半导体衬底进行离子注入，在伪栅204和第二硅氧氯层207两侧的半导体衬底内形成源区和漏区。

在其他实施例中，所述源区和漏区可以为应力源漏区。

去除所述第二硅氧氯层207后，所述高K栅介质层208的宽度会大于伪栅204的宽度，后续去除伪栅204在伪栅204对应的位置形成金属栅极时，形成的金属栅极的宽度会小于高K栅介质层208的宽度，使得源区和漏区与金属栅极的距离增大，减小了寄生电容的大小。

参考图8，形成覆盖所述半导体衬底200表面以及伪栅204(参考图7)侧壁表面的介质层209；去除所述伪栅结构，形成凹槽；在所述凹槽中填充金属，形成金属栅极210。

所述金属栅极210的材料为Cu、W或其他合适的金属材料。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。