技术特征:
技术总结
在第一导电型的半导体基板(29)的正面侧设置有第一槽(21)和第二槽(25),在第一槽(21)内填充有由导电体形成的栅电极(3)。在半导体基板(29)的正面侧,以与第一槽(21)接触的方式设置有第一杂质区(22)。在第一槽(21)与栅电极(3)之间设置有第一绝缘膜(24),第一绝缘膜(24)具有厚度比与第一杂质区(22)接触的上半部厚的下半部(31)。第二绝缘膜(26)设置在第二槽(25)内。第一绝缘膜(24)的下半部(31)与第二绝缘膜(26)的下半部(33)连接。因此,能够以简单的制造工艺兼顾IGBT的dV/dt‑Rg权衡及Rg的导通控制性的改善与IE效果的提高。
技术研发人员:小林勇介;小野泽勇一;武井学
受保护的技术使用者:富士电机株式会社
技术研发日:2015.12.09
技术公布日:2017.08.18