半导体结构的形成方法与流程

本发明涉及半导体领域，尤其涉及一种半导体结构的形成方法。

背景技术：

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，mosfet器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(sce：short-channeleffects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面mosfet晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(finfet)。finfet中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面mosfet器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且finfet相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

但是，现有技术形成的半导体器件的电学性能较差。

技术实现要素：

本发明解决的问题是提供一种半导体结构的形成方法，提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法。包括如下步骤：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述半导体基底还包括位于所述鳍部顶部表面的缓冲层，以及位于所述缓冲层表面的硬掩膜层；在所述鳍部之间的衬底上形成初始隔离层，所述初始隔离层露出所述硬掩膜层和所述缓冲层；在所述硬掩膜层和所述缓冲层的侧壁表面形成保护侧壁；去除部分厚度的所述初始隔离层，形成隔离层；对所述 鳍部进行离子掺杂工艺；去除所述保护侧壁、硬掩膜层和缓冲层。

可选的，形成半导体基底的步骤包括：提供初始基底；在所述初始基底上形成缓冲膜；在所述缓冲膜表面形成图形化的硬掩膜层；以所述硬掩模层为掩膜，刻蚀所述缓冲膜和所述初始基底，形成若干分立的凸起，刻蚀后的初始基底作为衬底，位于所述衬底表面的凸起作为鳍部，并在所述鳍部的顶部表面形成缓冲层。

可选的，所述缓冲层的材料为氧化硅。

可选的，所述初始隔离层的材料为氧化硅。

可选的，所述初始隔离层的顶部与所述鳍部的顶部齐平；或者，所述初始隔离层的顶部低于所述鳍部的顶部。

可选的，形成所述初始隔离层的步骤包括：在所述半导体基底表面形成隔离膜，所述隔离膜覆盖所述鳍部表面，且所述隔离膜的顶部高于所述硬掩膜层的顶部；研磨去除高于所述硬掩膜层顶部表面的隔离膜；采用第一刻蚀工艺去除部分厚度的所述隔离膜以形成所述初始隔离层，且所述初始隔离层露出所述硬掩膜层和所述缓冲层。

可选的，采用第二刻蚀工艺去除部分厚度的所述初始隔离层。

可选的，所述第一刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺，所述第二刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述第一刻蚀工艺和第二刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺为siconi刻蚀工艺。

可选的，所述siconi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体去除部分厚度的所述隔离膜或初始隔离层，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

可选的，所述siconi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为100sccm至1000sccm，腔室压强为1torr至50torr，工艺时间为10s至500s，所述退火工艺的温度为100℃至200℃。

可选的，所述第一刻蚀工艺和第二刻蚀工艺为湿法刻蚀工艺，所述湿法刻蚀工艺所采用的溶液为氢氟酸，工艺时间为5秒至500秒，所述氢氟酸的体积浓度比为1:50至1:2000。

可选的，所述保护侧壁的厚度为至

可选的，所述保护侧壁的材料为氮化硅、氮氧化硅或氮化钛。

可选的，在所述硬掩膜层和所述缓冲层的侧壁表面形成保护侧壁的步骤包括：形成保形覆盖所述初始隔离层表面、鳍部的侧壁表面、缓冲层的侧壁表面，以及硬掩膜层的侧壁和顶部表面的保护侧壁膜；采用无掩膜刻蚀工艺，刻蚀去除所述初始隔离层表面和所述硬掩膜层顶部表面的保护侧壁膜，在所述缓冲层的侧壁表面和所述硬掩膜层的侧壁表面形成保护侧壁。

可选的，形成所述保护侧壁膜的工艺为原子层沉积工艺。

可选的，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅、氧、氮和钛中的任意多种的前驱体，工艺温度为400摄氏度至600摄氏度，压强为0.5毫托至50毫托，前驱体的气体流量为500sccm至4000sccm，沉积次数为15次至50次。

可选的，去除所述保护侧壁、硬掩膜层和缓冲层的工艺为湿法刻蚀工艺。

可选的，去除所述保护侧壁、硬掩膜层和缓冲层的步骤包括：所述保护侧壁的材料为氮化硅或氮氧化硅，以磷酸作为刻蚀溶液，在同一步刻蚀工艺中去除所述保护侧壁和所述硬掩膜层，然后采用氢氟酸去除所述缓冲层；或者，所述保护侧壁的材料为氮化钛，先采用氨水、双氧水和水的混合溶液去除所述保护侧壁，然后采用磷酸去除所述硬掩膜层，最后采用氢氟酸去除所述缓冲层。

可选的，对所述鳍部进行离子掺杂工艺的步骤包括：以所述硬掩膜层为掩膜，对所述半导体基底进行离子掺杂工艺，将掺杂离子注入进所述隔离层内；对所述半导体基底进行退火工艺，促进所述掺杂离子横向扩散进位于所述隔离层内的鳍部内。

与现有技术相比，本发明的技术方案具有以下优点：

所述缓冲层和所述隔离层的材料相同，通过在所述硬掩膜层和所述缓冲层的侧壁表面形成保护侧壁以保护所述缓冲层，可以避免所述缓冲层暴露在形成所述隔离层的刻蚀环境中，减小所述刻蚀工艺对所述缓冲层造成的损耗；所述硬掩膜层位于所述缓冲层表面，且所述硬掩膜层作为后续离子掺杂工艺的掩膜层，从而可以避免所述硬掩膜层因所述缓冲层而发生倒坍，进而可以提高离子掺杂工艺的稳定性和精确性，提高半导体器件的电学性能。

附图说明

图1和图2是现有技术半导体结构的形成方法一实施例中各步骤对应结构示意图；

图3至图8是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

具体实施方式

现有技术的半导体器件的电性能较差，结合现有技术半导体结构的形成方法分析其原因。参考图1和图2，示出了现有技术半导体结构的形成方法一实施例中各步骤对应结构示意图。所述半导体结构的形成方法包括以下步骤：

参考图1，形成半导体基底，所述半导体基底包括衬底100、凸出于所述衬底100的鳍部110。所述半导体基底还包括位于所述鳍部110顶部表面的缓冲层200以及位于所述缓冲层200表面的硬掩膜层300。

所述硬掩膜层300作为形成所述衬底100和鳍部110的刻蚀工艺的掩膜层；所述缓冲层200用于减小所述硬掩膜层300与所述鳍部110之间的应力。

本实施例中，所述缓冲层200的材料为氧化硅；所述硬掩膜层300的材料为氮化硅。

参考图2，在所述鳍部110之间的衬底100上形成隔离层101。

所述隔离层101用于对相邻器件之间起到隔离作用。本实施例中，所述隔离层101的材料可以为氧化硅。

具体地，形成所述隔离层101的步骤包括：在所述鳍部110表面形成隔离膜，所述隔离膜还覆盖所述硬掩膜层300表面，所述隔离膜的顶部高于所 述硬掩膜层300顶部；平坦化所述隔离膜直至露出所述硬掩膜层300表面；回刻蚀去除部分厚度的所述隔离膜以形成所述隔离层101。

但由于所述缓冲层200和所述隔离膜的材料相同，均为氧化硅材料，回刻蚀去除部分厚度的所述隔离膜的工艺容易对所述缓冲层200造成损耗，使所述缓冲层200与所述硬掩膜层300的接触面积变小，从而容易导致所述硬掩膜层300发生倒塌。而且，所述硬掩膜层300作为后续离子掺杂工艺的掩膜层，所述硬掩膜层300的倒塌还会降低离子掺杂工艺的稳定性和精确性，进而影响半导体器件的电学性能。

为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述半导体基底还包括位于所述鳍部顶部表面的缓冲层，以及位于所述缓冲层表面的硬掩膜层；在所述鳍部之间的衬底上形成初始隔离层，所述初始隔离层露出所述硬掩膜层和所述缓冲层；在所述硬掩膜层和所述缓冲层的侧壁表面形成保护侧壁；去除部分厚度的所述初始隔离层，形成隔离层；对所述鳍部进行离子掺杂工艺；去除所述保护侧壁、硬掩膜层和缓冲层。

本发明通过在所述硬掩膜层和所述缓冲层的侧壁表面形成保护侧壁以保护所述缓冲层，可以避免所述缓冲层暴露在形成所述隔离层的刻蚀环境中，减小所述刻蚀工艺对所述缓冲层造成的损耗；所述硬掩膜层位于所述缓冲层表面，且所述硬掩膜层作为后续离子掺杂工艺的掩膜层，从而可以避免所述硬掩膜层发生倒坍，进而可以提高离子掺杂工艺的稳定性和精确性，提高半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图8是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

参考图3，形成半导体基底，所述半导体基底包括衬底400、凸出于所述衬底400的鳍部410，所述半导体基底还包括位于所述鳍部410顶部表面的缓冲层500，以及位于所述缓冲层500表面的硬掩膜层600。

所述半导体基底为后续形成器件提供工艺平台。本实施例中，所述半导体基底用于形成n型器件或p型器件。

所述衬底400的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底400还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部410的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底400为硅衬底，所述鳍部410的材料为硅。

具体地，形成所述半导体基底的步骤包括：提供初始基底；在所述初始基底上形成缓冲膜(图未示)；在所述缓冲膜表面形成图形化的硬掩膜层600，所述硬掩膜层600的形貌、尺寸及位置与后续形成的鳍部的形貌、尺寸及位置相同；以所述硬掩模层600为掩膜，刻蚀所述缓冲膜和所述初始基底，形成若干分立的凸起，刻蚀后的初始基底作为衬底400，位于所述衬底400表面的凸起作为鳍部410，并在所述鳍部410的顶部表面形成缓冲层500。

本实施例中，所述鳍部410的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即所述鳍部的顶部尺寸等于底部尺寸。

本实施例中，所述硬掩膜层600的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层600表面能够作为平坦化工艺的停止位置，还能够起到保护所述鳍部410顶部的作用，且所述硬掩膜层600还能够在后续离子掺杂工艺中起到掩膜层的作用。

本实施例中，所述缓冲层500的材料为氧化硅，用于减小所述硬掩膜层600与所述鳍部410之间的应力，避免直接在所述初始基底上形成所述硬掩膜层600时产生位错的问题。

需要说明的是，在形成所述鳍部410之后，还包括：在所述鳍部410表面形成线性氧化层401，用于修复所述鳍部410。

在刻蚀所述初始基底形成所述鳍部410的过程中，刻蚀工艺容易在所述鳍部410表面形成凸出的棱角或使表面具有缺陷，这容易影响鳍式场效应管的器件性能。

因此，本实施例对所述鳍部410进行氧化处理以在所述鳍部410表面形 成线性氧化层401。在氧化处理过程中，由于所述鳍部410凸出的棱角部分的比表面(ssa，specificsurfacearea)更大，更容易被氧化，后续去除所述线性氧化层401之后，不仅所述鳍部410表面的缺陷层被去除，且凸出棱角部分也被去除，使所述鳍部410的表面光滑，晶格质量得到改善，避免所述鳍部410顶角尖端放电问题，有利于改善鳍式场效应管的性能。

所述氧化处理还会对所述衬底400表面进行氧化，因此，所述线性氧化层401还位于所述衬底400表面。本实施例中，所述衬底400和所述鳍部410的材料为硅。相应的，所述线性氧化层401的材料为氧化硅。

参考图4，在所述鳍部410之间的衬底400上形成初始隔离层402，所述初始隔离层402露出所述硬掩膜层600和所述缓冲层500。

所述初始隔离层402为后续形成隔离层提供工艺基础，且为后续在所述硬掩膜层600和所述缓冲层500的侧壁表面形成保护侧壁提供工艺平台。

具体地，形成所述初始隔离层402的步骤包括：在所述半导体基底表面形成隔离膜，所述隔离膜覆盖所述鳍部410表面，且所述隔离膜的顶部高于所述硬掩膜层600的顶部；研磨去除高于所述硬掩膜层600顶部表面的隔离膜；采用第一刻蚀工艺去除部分厚度的所述隔离膜以形成所述初始隔离层402，且所述初始隔离层402露出所述硬掩膜层600和所述缓冲层500。

所述隔离膜的材料与所述鳍部410以及所述衬底400的材料不同，且所述隔离膜的材料为易于被去除的材料，使得后续去除部分厚度的所述隔离膜的工艺不会对所述鳍部410和所述衬底400造成损伤。

本实施例中，所述隔离膜的材料为氧化硅，形成所述隔离膜的工艺为化学气相沉积工艺。相应的，所述初始隔离层402的材料为氧化硅。

需要说明的是，为了后续在所述硬掩膜层600和所述缓冲层500的侧壁表面形成保护侧壁，所述初始隔离层402至少暴露出所述硬掩膜层600和所述缓冲层500，也就是说，所述初始隔离层402的顶部与所述鳍部410的顶部齐平；或者，所述初始隔离层402的顶部低于所述鳍部410的顶部。

本实施例中，所述初始隔离层402的顶部低于所述鳍部410的顶部。

本实施例中，采用化学机械研磨工艺研磨去除高于所述硬掩膜层600顶部表面的隔离膜；所述第一刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺。

具体地，所述第一刻蚀工艺为干法刻蚀工艺时，所述干法刻蚀工艺为siconi刻蚀工艺。所述siconi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体去除部分厚度的所述隔离膜，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

为了保证所述初始隔离层402至少暴露出所述硬掩膜层600和所述缓冲层500，同时为了后续形成满足厚度要求的隔离层，以及避免去除过多的隔离膜而导致后续形成过多的保护侧壁，以免造成不必要的材料浪费，所述刻蚀工艺参数需控制在合理范围内。为此，本实施例中，所述siconi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为100sccm至1000sccm，腔室压强为1torr至50torr，工艺时间为10s至500s，所述退火工艺的温度为100℃至200℃。

所述第一刻蚀工艺为湿法刻蚀工艺时，所述湿法刻蚀工艺所采用的溶液为氢氟酸。为了保证所述初始隔离层402至少暴露出所述硬掩膜层600和所述缓冲层500，同时为了后续形成满足厚度要求的隔离层，以及避免去除过多的隔离膜而导致后续形成过多的保护侧壁，以免造成不必要的材料浪费，所述刻蚀工艺参数需控制在合理范围内。为此，本实施例中，所述湿法刻蚀工艺的工艺时间为5秒至500秒，所述氢氟酸的体积浓度比为1:50至1:2000。

需要说明的是，在去除部分厚度的所述隔离膜的过程中还去除暴露出的所述鳍部410表面的线性氧化层401。

参考图5，在所述硬掩膜层600和所述缓冲层500的侧壁表面形成保护侧壁700。

所述保护侧壁700用于保护所述缓冲层500，避免后续刻蚀所述初始隔离层402以形成隔离层的过程中，对所述缓冲层500造成损耗。

具体地，形成所述保护侧壁700的步骤包括：形成保形覆盖所述初始隔离层402表面、鳍部410的侧壁表面、缓冲层500的侧壁表面，以及硬掩膜 层600的侧壁和顶部表面的保护侧壁膜；采用无掩膜刻蚀工艺，刻蚀去除所述初始隔离层402表面和所述硬掩膜层600顶部表面的保护侧壁膜，在所述缓冲层500的侧壁表面和所述硬掩膜层600的侧壁表面形成保护侧壁700。

所述保护侧壁700的材料可以为氮化硅、氮氧化硅或氮化钛。本实施例中，所述保护侧壁700的材料为氮化硅。

本实施例中，形成所述保护侧壁膜的工艺为原子层沉积工艺。

所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅、氧、氮和钛中的任意多种的前驱体，工艺温度为400摄氏度至600摄氏度，压强为0.5毫托至50毫托，前驱体的气体流量为500sccm至4000sccm，沉积次数为15次至50次。

本实施例中，所述保护侧壁700的材料为氮化硅，相应的，所述原子层沉积工艺中的前驱体为含硅和氮的前驱体。

需要说明的是，所述保护侧壁700的厚度不宜过厚，也不宜过薄。由于所述鳍部410之间的距离较小，也就是说，形成所述保护侧壁700的工艺窗口较小，为了使所述保护侧壁700较好地在所述鳍部410之间形成，且所述保护侧壁700在所述鳍部410之间无孔洞缺陷，所述保护侧壁700的厚度不宜过厚；当所述保护侧壁700的厚度过薄时，所述保护侧壁700对所述缓冲层500的保护效果较差。为此，本实施例中，所述保护侧壁700的厚度为至

参考图6，去除部分厚度的所述初始隔离层402(如图5所示)，形成隔离层412。

所述隔离层412作为半导体结构的隔离结构，用于对相邻器件之间起到隔离作用。本实施例中，所述隔离层412的材料为氧化硅。

需要说明的是，本实施例中，所述隔离层412是浅沟槽隔离层，但不限于浅沟槽隔离层。

本实施例中，采用第二刻蚀工艺去除部分厚度的所述初始隔离层402，所述第二刻蚀工艺可以为干法刻蚀工艺或湿法刻蚀工艺。

当所述第二刻蚀工艺为干法刻蚀工艺时，所述干法刻蚀工艺为siconi刻蚀工艺。所述siconi刻蚀工艺的步骤包括：以三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体去除部分厚度的所述初始隔离层402，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。

具体地，所述siconi刻蚀工艺的工艺参数包括：三氟化氮的气体流量为20sccm至200sccm，氨气的气体流量为100sccm至1000sccm，腔室压强为1torr至50torr，工艺时间为10s至500s，所述退火工艺的温度为100℃至200℃。

当所述第二刻蚀工艺为湿法刻蚀工艺时，所述湿法刻蚀工艺所采用的溶液为氢氟酸，工艺时间为5秒至500秒，所述氢氟酸的体积浓度比为1:50至1:2000。

本实施例中，采用湿法刻蚀工艺去除部分所述初始隔离层402。

需要说明的是，所述隔离层412的厚度与所述鳍部410的高度之比大于等于1/4且小于等于1/2。本实施例中，所述隔离层412的厚度与所述鳍部410的高度之比为1/2。

参考图7，对所述鳍部410进行离子掺杂工艺。

所述离子掺杂工艺用于在位于所述隔离层412内的鳍部410内形成掺杂离子，从而形成防穿通区，避免后续在露出于所述隔离层102的鳍部410内形成的源区和漏区之间发生穿通现象。

具体地，对所述鳍部410进行离子掺杂工艺的步骤包括：以所述硬掩膜层600为掩膜，对所述半导体基底进行离子掺杂工艺，将掺杂离子注入进所述隔离层412内；对所述半导体基底进行退火工艺，促进所述掺杂离子横向扩散进位于所述隔离层412内的鳍部410内。

本实施例中，所述半导体基底用于形成n型器件或p型器件。相应的，所述离子掺杂工艺所掺杂的离子类型为n型离子或p型离子。

当所述掺杂离子为n型离子时，所述n型离子为砷离子，注入的离子能量为30kev至120kev，注入的离子剂量为1e12至1e14原子每平方厘米；当 所述掺杂离子为p型离子时，所述p型离子为硼离子，注入的离子能量为5kev至50kev，注入的离子剂量为5e12至5e14原子每平方厘米。

参考图8，去除所述保护侧壁700(如图7所示)、硬掩膜层600(如图7所示)和缓冲层500(如图7所示)。

本实施例中，去除所述保护侧壁700、硬掩膜层600和缓冲层500的工艺为湿法刻蚀工艺。

具体地，去除所述保护侧壁700、硬掩膜层600和缓冲层500的步骤包括：所述保护侧壁700的材料为氮化硅或氮氧化硅时，以磷酸作为刻蚀溶液，在同一步刻蚀工艺中去除所述保护侧壁700和所述硬掩膜层600，然后采用氢氟酸去除所述缓冲层500；或者，所述保护侧壁700的材料为氮化钛时，先采用氨水、双氧水和水的混合溶液(sc1溶液)去除所述保护侧壁700，然后采用磷酸去除所述硬掩膜层600，最后采用氢氟酸去除所述缓冲层500。

本发明通过在所述硬掩膜层和所述缓冲层的侧壁表面形成保护侧壁以保护所述缓冲层，可以避免所述缓冲层暴露在形成所述隔离层的刻蚀环境中，减小所述刻蚀工艺对所述缓冲层造成的损耗；所述硬掩膜层位于所述缓冲层表面，且所述硬掩膜层作为后续离子掺杂工艺的掩膜层，从而可以避免所述硬掩膜层发生倒坍，进而可以提高离子掺杂工艺的稳定性和精确性，提高半导体器件的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。