电阻式随机存取存储器结构及其制造方法与流程

本发明关于一种电阻式随机存取存储器结构，特别是关于一种过渡金属氧化层的侧壁与底电极的侧壁不对齐的电阻式随机存取存储器结构及其制造方法。

背景技术：

非挥发性存储器(non-volatilememory)具有存入的数据在断电后也不会消失的优点，因此是许多电器产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器(resistiverandomaccessmemory，rram)是业界积极发展的一种非挥发性存储器，其具有写入操作电压低、写入擦除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。

然而，在生产电阻式随机存取存储器时，随着装置尺寸的微缩化，需要维持电阻式随机存取存储器结构的均匀性(uniformity)，以及避免工艺中底电极受到损害，仍有许多挑战亟待克服。因此，需要一个新的电阻式随机存取存储器结构及其改良工艺。

技术实现要素：

本发明提供一种电阻式随机存取存储器结构及其制造方法，可降低底电极受到后续工艺的损害。

本发明一实施例提供一种电阻式随机存取存储器结构，包括：一第一介电层，形成于一基底上；多个底电极，分别埋设于第一介电层；一过渡金属氧化层，覆盖底电极且延伸至部分第一介电层上，其中底电极与过渡金属氧化层的侧壁的最短距离为一第一距离，且第一距离介于10nm至200μm。

本发明一实施例亦提供一种电阻式随机存取存储器结构的制造方法，包括：形成一第一介电层位于一基底上；图案化第一介电层以形成多个开口；形成多个底电极于开口中；形成一过渡金属氧化层覆盖底电极并延伸至部分第一介电层上，其中底电极 与过渡金属氧化层的侧壁的最短距离为一第一距离，且第一距离介于10nm至200μm；以及形成一顶电极于过渡金属氧化层上。

于本发明的电阻式随机存取存储器结构中，过渡金属氧化层覆盖多个底电极，且过渡金属氧化层的侧壁位于底电极的侧壁之外。藉此，可降低底电极受到后续工艺的损害。

附图说明

图1a～图1h是根据本发明一实施例形成一电阻式随机存取存储器结构的工艺剖面示意图。

图2a～图2e是根据本发明另一实施例形成一电阻式随机存取存储器结构的工艺剖面示意图。

图3是图1h的电阻式随机存取存储器结构的上视透视示意图。

附图标号：

10晶体管

12金属插塞

14金属层

15共通源极导线

16底电极接触插塞

100电阻式随机存取存储器结构

102基底

104第一介电层

104s上表面

105光阻

106第一开口

108’底电极材料

108底电极

108s上表面

110’过渡金属氧化材料

110过渡金属氧化层

112’、206’氧反应材料

112氧反应层

113’、204’、208’阻障层材料

113、204、208阻障层

114’顶电极材料

114顶电极

116’第二介电材料

116第二介电层

118第三介电层

120第二开口

122介层插塞

124主动区域

202’第四介电层材料

202第四介电层

203开口206不连续的氧反应层

w第一宽度

d第一距离

具体实施方式

本说明书的揭露内容提供许多不同的实施例或范例，以实施本发明的不同特征部件。而本说明书以下的揭露内容是叙述各个构件及其排列方式的特定范例，以求简化发明的说明。当然，这些特定的范例并非用以限定本发明。例如，若是本说明书以下的揭露内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，亦包含了尚可将附加的特征形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。再者，本发明的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

另外，在空间上的相关用语，例如“之下”、“以下”、“下方”、“之上”、“上方” 等等是用以容易表达出本说明书中的部件或特征部件与其他部件或特征部件的关系。这些空间上的相关用语除了涵盖了图式所绘示的方位外，还涵盖装置于使用或操作中的不同方位。装置可具有不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。

在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”的含义。

图1a～图1h是本发明实施例形成一电阻式随机存取存储器结构100的工艺剖面示意图。请参照图1a，提供一基底102，其上已形成有多个晶体管10以及一层间介电层103。在一些实施例中，基底102可为硅基底、锗化硅基底、碳化硅基底、硅覆绝缘体(silicon-oninsulator，soi)基底、多层(multi-layered)基底、梯度(gradient)基底、或混成定向(hybridorientation)基底等。在一实施例中，基底102为一硅晶圆(wafer)。在一些实施例中，层间介电层103的材料可包含氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃(fluorosilicateglass，fsg)、黑钻石(blackdiamond)、低介电常数材料(low-kdielectrics)、上述的组合，或其他合适的介电材料。可通过化学气相沉积法(chemicalvapordeposition，cvd)、原子层沉积法(atomiclayerdeposition，ald)、热氧化工艺，或其他合适的工艺形成层间介电层103。此外，层间介电层103中更形成有多个金属插塞12、金属层14、共通源极导线15以及底电极接触插塞16电性连接至晶体管10，如图1a所示。在一些实施例中，部分的晶体管10为虚置晶体管。

接着，请继续参照图1a，形成一第一介电层104于层间介电层103上。第一介电层104可包含氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃(fsg)、黑钻石(blackdiamond)、低介电常数材料(low-kdielectrics)、上述的组合，或其他合适的介电材料。可通过化学气相沉积法(cvd)、原子层沉积法(ald)、热氧化工艺，或其他合适的工艺形成第一介电层104。

接着，如图1b所示，图案化第一介电层104，在第一介电层104中形成多个第一开口106，这些第一开口106将于后续工艺中形成底电极108(如第1d图所示)。在一些实施例中，可通过实施一光刻(lithography)工艺在第一介电层104上形成一图案化的光阻层105。接着，实施一刻蚀工艺，将光阻层105作为刻蚀掩膜，刻蚀第一介电层104，在第一介电层104中形成多个第一开口106。在一些实施例中，刻蚀工艺 可包含一干刻蚀工艺，例如反应性离子刻蚀(reactiveionetching，rie)工艺。在一些实施例中，第一开口106露出层间介电层103中的底电极接触插塞16。在形成第一开口106后，移除光阻105。

接着，请参照图1c，形成一底电极材料108’于第一介电层104上。在此实施例中，底电极材料108’填满第一开口106并延伸至第一介电层104上。在一些实施例中，形成底电极材料108’的方法可以是物理气相沉积(physicalvapordeposition，pvd)、化学气相沉积(cvd)、原子层沉积(ald)或其他合适的工艺。在一些实施例中，底电极材料108’的材料可以是钛(ti)、氮化钛(tin)、铂(pt)、钨(w)、铝(al)、氮化钛铝合金(tialn)、其组合，或与其相似的材料。在一些实施例中，形成底电极材料108’后，移除底电极材料108’于第一开口106外的部分，于第一开口106中形成底电极108，如图1d所示。在一些实施例中，可以进行一平坦化工艺(例如，化学机械研磨(chemicalmechanicalpolishing，cmp)工艺)，以移除底电极材料108’位于第一开口106之外的部分(例如，位于第一介电层104上的部分)，而形成底电极108于第一开口106中，如图1d所示。在一些实施例中，底电极108通过金属插塞12、金属层14以及底电极接触插塞16与基底中的晶体管10电性连接。在此实施例中，通过平坦化工艺，因此可形成埋设在第一介电层104中的底电极108，并能有效地于底电极108形成平坦的上表面108s，且使上表面108s与第一介电层104的上表面104s大体上齐平，进而提升后续形成的过渡金属氧化层与顶电极的均匀度，可降低电阻式随机存取存储器结构100的电性特性的变异。应注意的是，虽然在图1d中绘示三个底电极108形成于第一介电层104中，然而在其他实施例中，底电极108的数量可多于三个，例如四个以上。

接着，请参照图1e，于第一介电层104与底电极108上依序形成过渡金属氧化材料110’、顶电极材料114’以及第二介电材料116’。在一实施例中，过渡金属氧化材料110’可包含过渡金属的氧化物，例如二氧化钛(tio2)、二氧化铪(hfo2)、二氧化锆(zro2)、三氧化二铝(al2o3)、五氧化二钽(ta2o5)、氧化镍(nio)、氧化锌(zno)、其组合或与其相似的材料。在一些实施例中，可使用物理气相沉积(pvd)、化学气相沉积(cvd)、原子层沉积(ald)工艺形成过渡金属氧化材料110’。在一些实施例中，顶电极材料114’可包含钛(ti)、氮化钛(tin)、氮化钽(tan)、铜(cu)、钨(w)、铝(al)、氮化钛铝合金(tialn)、其组合，或相似的材料。在一些实施例中，可使用物理气相 沉积(pvd)、化学气相沉积(cvd)、原子层沉积(ald)、电子束真空蒸镀(e-beamevaporation)或溅镀法(sputtering)形成顶电极材料114’。在一些实施例中，第二介电材料116’可以是氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃(fsg)、黑钻石(blackdiamond)、低介电常数材料(low-kdielectrics)、上述的组合，或其他合适的介电材料。可通过化学气相沉积法(cvd)，或其他合适的工艺形成第二介电材料116’。在一些实施例中，可视需要额外形成一氧反应材料112’于过渡金属氧化材料110’与顶电极材料114’之间。在一些实施例中，氧反应材料112’可以是钛(ti)、铪(hf)、钽(ta)、锆(zr)、铝(al)、镍(ni)、其组合，或相似的材料。可使用物理气相沉积法(pvd)、化学气相沉积法(cvd)或其他合适的工艺形成氧反应物材料112’。在一些实施例中，可形成一阻障层材料113’于氧反应材料112’与顶电极材料114’之间。在一些实施例中，阻障层材料113’可作为一扩散阻障层，可防止过渡金属氧化层110中的氧原子经由氧反应层112扩散进入顶电极114中而导致电阻式随机存取存储器结构100性能的损害。在一些实施例中，阻障层材料113’包括金属氮氧化物mnxoy，其中m可为钽(ta)、钛(ti)、钨(w)、铪(hf)、镍(ni)、铝(al)、氮族元素(如锑、铋)、钴(co)或锆(zr)，n的占比约为5％至30％。例如阻障层材料113’可为三氧化二铝(al2o3)、氧化锆(zro2)、氧化铪(hfo2)、五氧化二钽ta2o5)，或其他合适的材料。阻障层材料113’可通过物理气相沉积(pvd)、化学气相沉积(cvd)、原子层沉积法(ald)，或其他合适的工艺形成。

接着，请参照图1f，图案化过渡金属氧化材料110’、氧反应材料112’、阻障层材料113’、顶电极材料114’以及第二介电材料116’，形成过渡金属氧化层110、氧反应层112、阻障层113、顶电极114以及第二介电层116，且露出部分的第一介电层104。本实施例中，一个连续分布的顶电极114可覆盖多个底电极108。在一些实施例中，利用一光刻与非等向性刻蚀工艺(例如，反应性离子刻蚀(rie)工艺)依序图案化过渡金属氧化材料110’、氧反应材料112’、阻障层材料113’、顶电极材料114’以及第二介电材料116’。在一些实施例中，过渡金属氧化层110、氧反应层112、阻障层113、顶电极114以及第二介电层116覆盖多个底电极108并延伸至部分的第一介电层104上。

由于在进行上述的反应性离子刻蚀(rie)工艺的过程中，工艺产生的电浆会与邻近的底电极108产生反应，造成底电极108的损害，因此，在本发明一实施例中，使过渡金属氧化层110的侧壁远离底电极108，且过渡金属氧化层110覆盖多个底电极 108，可避免工艺产生的电浆造成损害，因此可进而降低电阻式随机存取存储器结构100的电性特性的变异。在一些实施例中，如图1f所示，最靠近过渡金属氧化层110的一侧壁的底电极具有一第一宽度w，上述底电极108与过渡金属氧化层110的侧壁的最短距离为一第一距离d，第一距离d的范围介于10nm至200μm之间，例如约1.5μm。在一些实施例中，相邻的两个底电极108可具有一最小间距p，如图1f所示。较佳的，第一距离d可介于最小间距p的十分之一至十倍之间。举例来说，当最小间距p为100nm时，第一距离d可选自10nm至1000nm之间的任一值。第一宽度w的范围介于约100nm至200nm之间，例如约150nm。在一些实施例中，第一距离d不小于第一宽度w。在一些实施例中，第一宽度w与第一距离d的比例w:d介于1:1至1:2000。

此外，一个连续的过渡金属氧化层110所覆盖的底电极108的数量可超过两个。因此，除了位于过渡金属氧化层110最外侧的底电极108，其余的底电极108的每一侧壁皆受到过渡金属氧化层110完全覆盖，因此不会受到电浆的损害。再者，通过限制第一距离d的范围介于10nm至200μm之间，使位于过渡金属氧化层110最外侧的底电极108不会受到电浆的损害。较佳地，第一距离d可不小于第一宽度w。

接下来，请参照图1g，形成一第三介电层118于基底102上，并覆盖第二介电层116以及露出的第一介电层104。在一些实施例中，第三介电层118的材料可以是氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃(fsg)、黑钻石(blackdiamond)、低介电常数材料(low-kdielectrics)，上述的组合，或其他合适的介电材料。可通过化学气相沉积法(cvd)、高电浆密度化学气相沉积(highdensityplasmachemicalvapordeposition，hdpcvd)，或其他合适的工艺形成第三介电层118。接着，利用一光刻与非等向性刻蚀工艺(例如，反应性离子刻蚀(rie)工艺图案化第三介电层118与第二介电层116，形成一第二开口120，并露出部分的顶电极114。在一些实施例中，第二开口120与其下的任一底电极108错位设置，如图1g所示。本实施例中，第二开口120可对应共通源极导线15设置。藉此，第二开口120与主动区域124(如图1h所示)错开，可减少制作第二开口120的过程对主动区域124中的顶电极114可能造成的伤害。其中，这些主动区域124为电阻式随机存取存储器结构100的工作区域。

请参照图1h，再于第二开口120中填入导电材料，再进行回刻蚀工艺或是例如化学机械研磨(cmp)法的平坦化工艺，以移除第三介电层118的顶面上方多余的导电 材料，以于第二开口120中形成介层插塞122，使介层插塞122与顶电极114电性连接，即完成电阻式随机存取存储器结构100的制作。在一些实施例中，介层插塞的材料可包括钨(w)、铜(cu)、其组合，或与其相似的材料。在此实施例中，一个介层插塞122可对应于多个底电极108，如图中所示，因此可通过单一个介层插塞122进行控制多个底电极108，进而控制位于层间介电层103中的多个晶体管10。

图3为图1h的电阻式随机存取存储器结构100的上视透视示意图(perspectivetop-view)。图1h是沿着第3图中的剖线a-a’所绘制。请参照第3图，在随机存取存储器结构100中，多个过渡金属氧化层110以阵列方式排列。有例如四个底电极108形成于每一个过渡金属氧化层110的范围中。底电极108与过渡金属氧化层110的侧壁具有一最短的第一距离d，且第一距离d的范围介于10nm至200μm之间。如上文所述，由于过渡金属氧化层110的侧壁与底电极108的侧壁的距离足够远，因此可避免电浆对底电极108造成损害，进而可降低电阻式随机存取存储器结构100的电性特性的变异。

仍请参照图3，在每一个过渡金属氧化层110的范围中，一个介层插塞122设置于两个底电极108之间，藉此可避免造成反应性离子刻蚀工艺对主动区域124中的顶电极114造成损害，进而降低电阻式随机存取存储器结构100的电性特性的变异。

图3仅绘示两个介层插塞122及四个底电极108形成于一个过渡金属氧化层110的范围中。然而，在其他实施例中，可在一个过渡金属氧化层110的范围中形成更多的底电极108与顶电极114。

图2a～图2e绘示本发明另一实施例形成一电阻式随机存取存储器结构100的工艺剖面示意图。首先，请参照图2a，形成一过渡金属氧化材料110’于如第1d图所示的电阻式随机存取存储器结构100的第一介电层104与底电极108上。在一些实施例中，形成过渡金属氧化材料110’的方法以及材料与图1e中的过渡金属氧化材料110’相似，在此不再加以叙述。接着，通过一沉积工艺如化学气相沉积(cvd)、旋转涂布(spincoating)法，或其他合适的工艺形成一介电材料于过渡金属氧化材料110’上，并将其图案化以形成具有数个开口203的第四介电层材料202’。在一些实施例中，第四介电层材料202’可包含二氧化硅(sio2)、氮氧化硅(sion)、氮化硅(sin)、硼磷硅酸盐玻璃(bpsg)、磷硅酸盐玻璃(psg)、其他合适的材料，或上述的组合。在一些实施例中，开口203分别对应设置于底电极108上，如图2a所示。在一些实施例中，开 口203具有介于约0.05μm至0.2μm之间的宽度。

接着，请参照图2b，保形地形成一阻障层材料204’于开口203中并延伸至第四介电层材料202’上。即，于开口203中填入阻障层材料204’后，位于开口203中的阻障层材料204’的表面仍低于位于第四介电层材料202’的阻障层材料204’的表面。即，阻障层材料204’的厚度小于开口203的深度，而不足以填满开口203。在一些实施例中，阻障层材料204’的材料包含金属氮氧化物mnxoy，其中m可为钽(ta)、钛(ti)、钨(w)、铪(hf)、镍(ni)、铝(al)、氮族元素(如锑、铋)、钴(co)或锆(zr)，n的占比约为5％至30％。例如阻障层材料204’可为三氧化二铝(al2o3)、氧化锆(zro2)、氧化铪(hfo2)、五氧化二钽ta2o5)，或其他合适的材料。阻障层材料204’可通过物理气相沉积(pvd)、化学气相沉积(cvd)、原子层沉积法(ald)，或其他合适的工艺形成。接着，沉积一氧反应材料206’填满开口203并延伸形成于阻障层材料204’上。在一些实施例中，氧反应材料206’可以是钛(ti)、铪(hf)、钽(ta)、锆(zr)、铝(al)、镍(ni)、其组合，或相似的材料。可使用物理气相沉积(pvd)、化学气相沉积(cvd)或其他合适的工艺形成氧反应材料206’。

接着，请参照图2c，实施一平坦化工艺(例如，化学机械研磨(cmp)工艺)，移除阻障层材料204’与氧反应材料206’位于开口203外的部分(即，位于第四介电层材料202’上的部份)，形成位于开口203中的不连续的氧反应层206以及数个阻障层204。在一些实施例中，不连续的氧反应层206包含数个相互隔离的区段，这些相互隔离的区段分别位于开口203中且对应地设置于底电极108上。阻障层204位于开口203的底部及侧壁上并分别包围不连续的氧反应层206的各相互隔离的区段，如图2c所示。通过上述的平坦化工艺，不连续的氧反应层206的上表面可与第四介电层材料202’的上表面大体上共平面，其可提升后续形成的顶电极的均匀度，进而降低电阻式随机存取存储器结构100的电性特性的变异。

其后，形成一阻障层材料208’于第四介电层材料202’、阻障层204、不连续的氧反应层206上。形成阻障层材料208’的方法以及材料与第2b图的阻障层材料204’相似，在此不再加以叙述。接着，于阻障层材料208’上依序形成顶电极材料114’以及第二介电材料116’，如图2c所示。形成顶电极材料114’以及第二介电材料116’的方法以及材料与图1e中的顶电极材料114’以及第二介电材料116’相似，在此不再加以叙述。

接着，请参照图2d，实施一图案化工艺，图案化过渡金属氧化材料110’、第四介电层材料202’、阻障层材料208’、顶电极材料114’以及第二介电材料116’，形成过渡金属氧化层110、第四介电层202、阻障层208、顶电极114以及第二介电层116，且露出部分的第一介电层104。在一些实施例中，过渡金属氧化层110覆盖多个底电极108并延伸至部分的第一介电层104上。

接着，请参照图2e，形成第三介电层118于基底102上，其覆盖第二介电层116以及露出的第一介电层104，接着形成介层插塞122，贯穿第三介电层118与第二介电层116，并且使介层插塞122与顶电极114电性连接，即完成电阻式随机存取存储器结构100的制作。

如图2e所示，本发明一些实施例中，不连续氧反应层206可精确控制过渡金属氧化层110中的导电细丝(filament)形成于对应不连续的氧反应层206与底电极108的位置上，可使用以形成导电细丝的不连续的氧反应层206与底电极108远离电阻式随机存取存储器结构100的侧壁，因此可避免导电细丝的形成受到图案化工艺产生的电浆的损害，因此不连续的氧反应层206也可大幅度改善耐用度性能(enduranceperformance)。此外，通过阻障层204与阻障层208完全包覆不连续的氧反应层206，可促进将导电细丝局限在过渡金属氧化层110与不连续氧反应层206对齐配置的区域而得到高密度氧空缺(oxygenvacancies)，可进而改善高温状态下数据保持能力(hightemperaturedataretention,htdr)的特性。

综上所述，在本发明一实施例中通过在制造电阻式随机存取存储器结构的工艺中，使用平坦化工艺使底电极108的上表面108s与第一介电层104的上表面104s大体上共平面，进而提升后续形成的过渡金属氧化层110与顶电极114的均匀度(uniformity)。此外，本发明通过使底电极108与过渡金属氧化层的侧壁具有一第一距离d，可使因图案化过渡金属氧化层110的反应性离子刻蚀工艺而产生的电浆远离底电极108，避免造成底电极108的损害。本发明也通过使第二开口120与其下的任一底电极108错位设置，此错位方式的设置可使因图案化第三介电层118与第二介电层116的反应性离子刻蚀工艺而产生的电浆远离顶电极114，避免造成顶电极114的损害。再者，本发明更通过将一个过渡金属氧化层110覆盖多个底电极108，可进一步降低各个底电极108受到工艺产生的电浆的损害。上述的优点都可大幅降低电阻式随机存取存储器结构100的电性特性的变异。并且，本发明也可实现通过单一个介层插 塞122进行控制多个底电极108，进而同时控制位于层间介电层103中的多个晶体管10。

在本发明另一实施例中，不连续氧反应层206可使过渡金属氧化层110中的导电细丝(filament)远离过渡金属氧化层的侧壁以避免受到工艺电浆的损害，进而改善耐用度性能(enduranceperformance)。此外，阻障层204与阻障层208完全包覆不连续的氧反应层206，可局限导电细丝而得到高密度氧空缺(oxygenvacancies)，进而改善高温状态下数据保持能力(htdr)的特性。

以上概略说明了本发明数个实施例的特征部件，使所属技术领域中相关技术人员对于后续本发明的详细说明可更为容易理解。任何所属技术领域中相关技术人员应了解到本说明书可轻易作为其它结构或工艺的变更或设计基础，以进行相同于本揭露实施例的目的及/或获得相同的优点。任何所属技术领域中相关技术人员也可理解与上述等同的结构或工艺并未脱离本揭露的精神和保护范围内，且可在不脱离本揭露的精神和范围内，当可作更动、替代与润饰因此本发明的保护范围当视权利要求所界定者为准。