技术领域本发明属于晶体管技术领域，具体涉及隧穿场效应晶体管及其制备方法。
背景技术：
随着半导体器件特征尺寸的进一步等比例缩小，传统的半导体器件将达到尺寸的极限。为进一步提高器件的性能，技术人员开始对新结构，新材料，新工艺进行积极的探索。隧穿场效应晶体管(TFET，TunnelingField-EffectTransistor)采用带带隧穿(BTBT)新导通机制，是一种非常有发展潜力的适于系统集成应用发展的新型低功耗器件。TFET通过栅电极控制源端与沟道交界面处隧穿结的隧穿宽度，使得源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。这种新型导通机制突破传统MOSFET亚阈值斜率理论极限中热电势kT/q的限制，可以实现低于60mV/dec的具有超陡亚阈值斜率，降低器件静态漏泄电流进而降低器件静态功耗。此外，近年来，二维半导体材料凭借其新颖的物理化学性质成为一个全球科学研究热点。2010年，物理诺贝尔奖涉及的石墨烯就是一种只有原子厚度的二维导电材料，其在各个领域的研究和应用至今方兴未艾。随着石墨烯的发现，二硫化钼，二硫化钨，黑磷等二维材料由于结构与石墨烯类似，又重新成为研究焦点。以二硫化钨为例，单层结构的材料，除了表现出高的迁移率、高开关比等优异电学性质外，更重要的是它还具有石墨烯所不具备的~1.9eV的带隙。这些新发现的二维材料体系可以很好的应用到下一代半导体器件中，进一步提高器件性能。
技术实现要素：
本发明的目的在于提出一种隧穿场效应晶体管及其制备方法。本发明提供隧穿场效应晶体管，包括：二维材料层；金属源极和金属漏极，分别位于所述二维材料层的两侧，且所述金属源极和金属漏极具有不同的功函数，与所述二维材料层形成极性相反的电接触；第一栅堆叠，位于所述二维材料层的其中一个表面上，包括第一栅介质层和第一栅电极层，其中，所述第一栅介质层位于所述二维材料层与所述第一栅电极层之间。优选地，还包括：第二栅堆叠，与所述第一栅堆叠相对，位于所述二维材料层的另一表面，包括第二栅介质层和第二栅电极层，其中，所述第二栅介质层位于二维材料层与所述第二栅电极层之间。优选地，所述第一栅电极层为重掺杂半导体衬底。优选地，还包括：界面层，位于所述二维材料层上，在金属源极和金属漏极之间，栅介质层之下。优选地，所述二维材料为二硫化钼、二硫化钨或黑磷。本发明还提供上述隧穿场效应晶体管的制备方法，具体步骤如下：形成二维材料层形成；形成金属源极和金属漏极，在所述二维材料层两侧形成金属源极和金属漏极，且所述金属源极和金属漏极具有不同的功函数，与所述二维材料层形成极性相反的电接触；以及，形成第一栅堆叠形，在所述二维材料层的一个表面上形成第一栅堆叠，所述第一栅堆叠层包括第一栅介质层和第一栅电极层，其中，所述第一栅介质层形成于所述二维材料层与第一栅电极层之间。优选地，还包括形成第二栅堆叠步骤：在所述二维材料层的另一表面，与所述第一栅堆叠相对位置形成第二栅堆叠，包括第二栅介质层和第二栅电极层，其中，所述第二栅介质层位于二维材料层与所述第二栅电极层之间。优选地，所述所述第一栅电极层为重掺杂半导体衬底。优选地，在形成所述金属源极和金属漏极的步骤之前，还包括形成界面层步骤：在所述二维材料层上形成界面层。优选地，所述二维材料为二硫化钼、二硫化钨或黑磷。本发明采用不同功函数的金属作为器件的源、漏电极，在金属/二维材料界面处分别形成电子和空穴的肖特基势垒，进而在器件沟道两侧实现P型和N型接触，巧妙地构成典型的TFET器件结构，该方法能够简化工艺流程，降低生产成本并可以实现基于二维材料的TFET器件的大规模制备。此外，器件沟道的长度由器件源、漏端距离所决定，因此通过调节TFET器件源、漏端的距离可以实现器件尺寸的精确控制。附图说明图1是具有顶栅结构的TFET器件结构示意图。图2是具有顶栅结构且包含界面层的TFET器件结构示意图。图3是具有背栅结构的TFET器件结构示意图。图4是具有背栅结构且包含界面层的TFET器件结构示意图。图5是具有双栅结构的TFET器件结构示意图。图6是具有双栅结构且包含界面层的TFET器件结构示意图。图7是以衬底作为第一栅电极层的具有背栅结构的TFET器件结构示意图。图8是以衬底作为第一栅电极层的具有双栅结构的TFET器件结构示意图。图9是对以衬底作为第一栅电极层的TFET器件的制备方法进行表示的流程图。图10是形成二维材料层后的器件剖面结构示意图。图11是形成界面层后的器件剖面结构示意图。图12是形成金属源极后的剖面结构示意图。图13是形成金属漏极后的背栅结构的TFET器件结构示意图。图14是形成第二栅介质层后的剖面结构示意图。图15是形成第二栅电极层后的双栅结构的TFET器件结构示意图。图16是对具有双栅结构的TFET器件的制备方法进行表示的流程图。图17是对具有顶栅结构的TFET器件的制备方法进行表示的流程图。具体实施方式以下将参照附图详细描述本发明的实施例，在各个附图中，相同的元件采用类似的附图标记来表示。以下所述实施例是示例性的，为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，这些仅仅是示例，旨在解释本发明而不能理解为对本发明的限制。此外，本发明提供了各种特定的工艺和材料的例子，但是正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件的各部分均可采用本领域公知的工艺和材料实现。另外，在本发明的描述中，需要理解的是，术语\上\、\下\等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语\第一\、\第二\仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有\第一\、\第二\的特征可以明示或者隐含地包括一个或者更多个该特征。如图1所示为本发明实施例的基于二维材料的具有顶栅结构的隧穿场效应晶体管结构图。隧穿场效应晶体管包括：支撑衬底30，支撑衬底30可以是硅衬底，也可是其它类型的半导体衬底，例如，单晶锗、单晶锗硅、多晶硅、多晶锗硅、绝缘层上硅衬底、绝缘层上锗衬底、GaAs衬底、InAs衬底、InSb衬底、GaSb衬底等。二维材料层102，位于支撑衬底30之上，二维材料层102可以为二硫化钼、二硫化钨或黑磷等，厚度可以为单原子层及以上，优选为1～３个原子层。金属源极104和金属漏极105，分别位于所述二维材料层102的两侧，且所述金属源极104和金属漏极105具有不同的功函数，与所述二维材料层102形成极性相反的电接触。例如，在本发明的一个实施例中二维材料层102为二硫化钨，金属源极104为金属钛，在金属源极104与二维材料层102的界面处形成N型接触，金属漏极105为金属钯，在金属漏极105与二维材料层102的界面处形成P型接触。当然，上述金属源极104和金属漏极105也可以由其他具有不同功函数的金属材料形成，只要能够与二维材料层102形成类型相反的电接触即可。也就是说，当金属源极104与二维材料层102形成P型接触时，金属漏极105与二维材料层102形成N型接触；反之，当金属源极104与二维材料层102形成N型接触时，金属漏极105与二维材料层102形成P型接触。第一栅堆叠，位于二维材料层102的上表面，包括第一栅介质层101和第一栅电极层100，其中，第一栅介质层101位于二维材料层102上，第一栅电极层100位于第一栅介质层101上。优选地，第一栅介质层101可以为氧化硅、氮氧化硅或高k介质材料等，高k介质材料例如铪基氧化物，HfO2、HfSiO、HfSiON、HfTaO、HfTiO等，以及其他介电材料。第一栅电极层100可以包括金属栅电极或多晶硅等，例如可以包括：Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx、HfCx、Ru、TaNx、TiAlN、WCN、MoAlN、RuOx、多晶硅或其他合适的材料，或它们的组合。优选地，隧穿场效应晶体管还包括界面层103，位于二维材料层102上，如图2所示。由此，能够进一步改善器件的源漏电极接触以及优化器件电学特性。界面层103可以采用TiO2、Al2O3等。在本发明的一个实施例中，隧穿场效应晶体管为背栅结构，如图3所示。包括支撑衬底30、二维材料层102、第一栅堆叠、金属源极104和金属漏极105，其中，第一栅堆叠，包括第一栅介质层101和第一栅电极层100，且位于二维材料层102的下表面，金属源极104和金属漏极105，分别位于二维材料层102的两侧，且金属源极104和金属漏极105具有不同的功函数，与二维材料层102形成极性相反的电接触。优选地，隧穿场效应晶体管还包括界面层103，位于二维材料层102上，如图4所示。在本发明的一个实施例中，隧穿场效应晶体管为双栅结构，还包括第二栅堆叠，与第一栅堆叠相对，位于二维材料层102的另一表面，包括第二栅介质层106和第二栅电极层107，其中，第二栅介质层106位于二维材料层102上，第二栅电极层107，位于第二栅介质层106上，如图5所示。优选地，隧穿场效应晶体管还包括界面层103，位于二维材料层102上，如图6所示。在本发明的一个实施例中，采用重掺杂半导体衬底作为第一栅电极层100形成背栅结构的隧穿场效应晶体管，如图7所示。在本实施例中采用重掺杂的单晶硅衬底，其掺杂浓度约为1E18cm-3~1E20cm-3。当然也可以是其他重掺杂半导体衬底，例如，重掺杂的单晶硅、单晶锗、单晶锗硅、多晶硅、多晶锗硅等。此外，也可以是金属基板等。就是说，只要是能够起到支撑作用并能作为栅电极层使用的衬底即可。该结构与另一实施例中如图3所示的结构的区别仅在于，可以直接使用衬底作为第一栅电极层100，由此能够简化工艺流程，节约原材料，从而降低生产成本。优选地，隧穿场效应晶体管还包括界面层103，位于二维材料层102上，如图13所示。在本发明的一个实施例中，采用重掺杂半导体衬底作为第一栅电极层形成双栅结构的隧穿场效应晶体管，如图8所示。该结构与另一实施例的结构（如图5所示）的区别仅在于，可以直接使用衬底作为第一栅电极层100，由此能够简化工艺流程，节约原材料，从而降低生产成本。优选地，隧穿场效应晶体管还包括界面层103，位于二维材料层102上，如图15所示。以下，根据附图所示的制备隧穿场效应晶体管的过程中各阶段的结构示意图，针对本发明所涉及的隧穿场效应晶体管的制备方法的实施方式的一例进行说明。在本发明的一个实施例中，如图9所示，包括以下步骤：第一栅堆叠形成步骤S11。采用重掺杂半导体衬底作为第一栅电极层100，热生成300nm厚的氧化硅作为第一栅介质层101，由此能够将复合衬底直接作为第一栅堆叠，使工艺流程简化，降低生产成本。当然，也采用其他类型的重掺杂半导体衬底，例如，单晶锗、单晶锗硅、多晶硅、多晶锗硅、绝缘层上硅、绝缘层上锗、砷化镓、砷化铟、锑化铟、锑化镓等。此外，也可以是金属基板等。也就是说，只要是能够起到支撑作用并能作为栅电极层使用的衬底即可。另外，第一栅介质层101也可以为氮氧化硅或高k介质材料等，高k介质材料例如铪基氧化物，HfO2、HfSiO、HfSiON、HfTaO、HfTiO等，以及其他介电材料，例如La2O3、TiO2等。二维材料层形成步骤S12。将二维材料层102转移到复合衬底上，也即第一栅堆叠上，所得结构如图10所示。二维材料层102例如可以是二硫化钨，也可以是二硫化钼、黑磷等。厚度是单原子层或多原子层，优选为1~3个原子层。二维材料层102转移方法例如，采用机械剥离的方法，也可以采用本领域常规的转移方法。优选地，二维材料也可采用化学气象沉积（CVD）法或者原子层沉积（ALD）法直接生长在衬底上。优选地，在形成二维材料层102之前，在衬底上形成标记图形。例如，采用标准光学光刻工艺，曝光出标记图形，用物理气相淀积（PVD）方法在其表面蒸镀约50纳米厚度的钛金金属叠层，去胶后获得对准标记的图形以便后续套刻使用。优选地，还包括界面层形成步骤S13。采用原子层淀积法在二维材料层102表面生长一层约2nm的氧化钛作为界面层103。当然，也可以采用Al2O3等介电材料。由此，能够进一步改善器件的源漏电极接触以及优化器件电学特性。图11中示处了形成界面层后的器件结构示意图。金属源极形成步骤S14。对源极进行图案化,悬涂电子束光刻胶（AR-679.04），采用电子束套刻技术，曝光出器件的源极。当然，也可以采用常规光刻工艺。采用PVD法淀积约30纳米的金属钛，去胶后形成金属源极104。在该情况下，金属源极104与二维材料层102形成N型接触。图12中示出了形成金属源极后的器件结构示意图。金属漏极形成步骤S15。悬涂电子束光刻胶（AR-679.04），采用电子束套刻技术，曝光出器件的漏极。当然，也可以采用常规光刻工艺。采用PVD法淀积金属钯，去胶后形成金属漏极105。在该情况下，金属源极105与二维材料层102形成P型接触。由此，形成背栅结构的TFET器件，如图13所示。当然，上述金属源极104和金属漏极105也可以由其他具有不同功函数的金属材料形成，只要能够与二维材料层102形成类型相反的电接触即可。也就是说，当金属源极104与二维材料层102形成P型接触时，金属漏极105与二维材料层102形成N型接触；反之，当金属源极104与二维材料层102形成N型接触时，金属漏极105与二维材料层102形成P型接触。在隧穿场效应晶体管的制备方法的一个实施例中，还包括第二栅堆叠20的形成步骤S16。具体地说，包括第二栅介质层形成步骤，采用ALD法在器件沟道处淀积一层5nm厚度的氧化钛作为器件的第二栅介质层106，所得结构如图14所示。以及，第二栅电极层形成步骤，悬涂电子束光刻胶，采用电子束套刻方法曝光出顶栅图形，PVD法淀积铬金叠层金属，对样品进行600摄氏度下，氮气氛围，退火1分钟。由此，形成双栅结构的TFET器件，如图15所示。当然，第二栅介质层106可以为氧化硅、氮氧化硅或高k介质材料等，高k介质材料例如铪基氧化物，HfO2、HfSiO、HfSiON、HfTaO、HfTiO等，以及其他介电材料。优选地，第二栅介质层106与界面层103为相同材料。第二栅电极层107可以为一层或多层结构，栅电极可以包括金属栅电极或多晶硅等，例如可以包括：Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx、HfCx、Ru、TaNx、TiAlN、WCN、MoAlN、RuOx、多晶硅或其他合适的材料，或它们的组合。在隧穿场效应晶体管的制备方法的一个实施例中，如流程图16所示，包括如下步骤：步骤S21，提供支撑衬底30。步骤S22，在支撑衬底30上形成第一栅堆叠，包括第一栅电极层100和第一栅介质层101。具体方法，与上述实施例中步骤S16中第二栅介质层106和第二栅电极层107的形成方法相同，不再详述。之后，与上述实施例相同，进行二维材料层形成步骤S12、金属源极形成步骤S14、金属漏极形成步骤S15，从而形成背栅结构的TFET器件，如图3所示。优选地，在金属源极形成步骤S14前，还包括界面层形成步骤S13。采用原子层淀积法在二维材料层102表面生长一层约2nm的氧化钛作为界面层103。当然，也可以采用Al2O3等介电材料。在图4中示出了所形成的背栅结构的TFET器件的结构示意图。优选地，在隧穿场效应晶体管的制备方法的一个实施例中，继续进行第二栅堆叠的形成步骤S16，从而形成双栅结构的TFET器件，如图5、图6所示。优选地，第二栅介质层106与界面层103为相同材料。在隧穿场效应晶体管的制备方法的一个实施例中，如流程图17所示，按照如下步骤进行：步骤S31，提供支撑衬底30。步骤S32，在支撑衬底30上形成二维材料层102。将二维材料层102转移到支撑衬底30上。二维材料层102例如可以是二硫化钨，也可以是二硫化钼、黑磷等。二维材料层转移方法例如，采用机械剥离的方法，也可以采用本领域常规的转移方法。之后，与上述实施例相同，进行金属源极形成步骤S14、金属漏极形成步骤S15。之后，进行步骤S33，在二维材料层102上形成第一栅堆叠，包括第一栅介质层101和第一栅电极层100，从而获得顶栅结构的TFET器件，如图1所示。具体方法，与上述实施例中步骤S16中第二栅介质层106和第二栅电极层107的形成方法相同，不再详述。优选地，还包括界面层形成步骤S13。采用原子层淀积法在二维材料层102表面生长一层约2nm的氧化钛作为界面层103。当然，也可以采用Al2O3等介电材料。优选地，第一栅介质层101与界面层103为相同材料。图2中示出了该实施方式所制备的具有顶栅结构的隧穿场效应晶体管的示意图。由于上述实施例中，对于相同的部分或相同的步骤赋予相同的符号，对于已经描述的制备过程，不再赘述。在上述包含支撑衬底30的任一实施例中，支撑衬底30为Si衬底，根据具体需要，支撑衬底30还可以选择其他合适的衬底。第一或第二栅介质层可以为氧化硅、氮氧化硅或高k介质材料等，高k介质材料例如铪基氧化物，HfO2、HfSiO、HfSiON、HfTaO、HfTiO等，以及其他介电材料等。第一或第二栅电极层可以为一层或多层结构，栅电极可以包括金属栅电极或多晶硅等，例如可以包括：Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx、HfCx、Ru、TaNx、TiAlN、WCN、MoAlN、RuOx、多晶硅或其他合适的材料，或它们的组合。根据需要栅极可以通过另外的金属层或直接引出。金属源极和金属漏极分别由具有不同功函数的金属材料形成，与二维材料层102形成类型相反的电接触。也就是说，当金属源极104与二维材料层102形成P型接触时，金属漏极105与二维材料层102形成N型接触；反之，当金属源极104与二维材料层102形成N型接触时，金属漏极105与二维材料层102形成P型接触。本发明通过采用不同功函数的金属作为器件的源、漏电极，在金属与二维材料界面处分别形成电子和空穴的肖特基势垒，进而在器件沟道两侧实现P型和N型接触，巧妙地构成典型的TFET器件结构，简化了工艺流程、降低工艺难度，从而降低生产成本。另外，根据本发明可以实现基于二维材料的TFET器件的大规模制备。以上，针对本发明的隧穿场效应晶体管及其制备方法进行了详细地说明，但本发明不限于以上的例子，在不脱离本发明的要旨的范围中，当然也可以进行各种的改良、变形。