专利名称：制作快闪存储器件的方法
技术领域：
本发明涉及制作半导体存储器件的方法，更具体而言涉及制作快闪存储器件的方法，该方法能够改善钨硅化物(WSix)层和多晶硅层之间的界面特性同时减少钨硅化物层的阻值。
背景技术：
现有NOR快闪存储器在程序速度方面具有固有限制。为了克服这些限制，已经提出NAND快闪存储器件，该NAND快闪存储器件可通过利用Fowler-Nordheim(FN)隧穿将电子注入浮动栅中从而执行数据程序并且可以提供大容量和高集成度。
NAND快闪存储器件包括多个单元块。每一单元块包括多个单元串(strings)，单元串含有多个单元。单元串联以形成串。漏选择晶体管形成在单元串和漏之间，源选择晶体管形成在单元串和源之间。
NAND快闪存储器件的单元是通过下列过程形成的在半导体衬底的给定区域上形成隔离结构，在半导体衬底的给定区域上层压隧道氧化物膜、浮动栅、介电层和控制栅从而形成栅，以及在栅的两侧形成结区。利用多晶硅层形成浮动栅并且利用多晶硅层和钨硅化物层形成控制栅。
随着半导体器件集成水平的提高和线宽的减少，线阻会显著增加。因此，已经开发出阻值比钨硅化物更小的钨电极。但是，钨电极的使用在后续过程中存在困难。而且，钨易于氧化，这导致阻值增加。
另一方面，为了减少钨硅化物的阻值，需要在沉积之后施加附加的高温热处理。该方法也难以始终如一地应用于未来的器件。
另外，如果实施高温热处理以减少阻值，则钨硅化物和多晶硅(即主电极)之间的界面特性变得非常差。这是颗粒尺寸增加的结果，因为无定形钨硅化物由于热处理而结晶化。
此外，当沉积钨硅化物(WSix)时，形成了膜，该膜中钨(W)与硅(Si)之比X为1∶2.3-1∶2.6。但是热处理后比值加倍并且过量的硅移向多晶硅和钨硅化物之间的界面，引起界面特性进一步变差。为此，当通过蚀刻栅来将线图案化时，可能失效。因此，在栅图案化之后实施退火。
但是，如果在栅图案化之后实施退火，硬掩模膜沉积在钨硅化物上并且钨硅化物内的氟很有可能扩散到栅介电层中。这导致栅介电层的电特性变差。
发明内容
本发明的实施方案提供制作快闪存储器件的方法，其中可以改善钨硅化物(WSix)层和多晶硅层之间界面特性同时减少钨硅化物层的阻值。
根据本发明，在沉积钨硅化物层之后，在高温下实施湿、干或自由基氧化工艺。钨硅化物层内的过量硅被引至钨硅化物层的上表面，远离多晶硅层，然后氧化以减少沿多晶硅层和钨硅化物层之间的界面聚集的硅。因此可以通过高温退火改善界面特性和减少钨硅化物的阻值。
此外，由于通过氧化去除过量的硅，钨硅化物层内的钨硅之比会提高并且阻值减少，而不需要在氮气气氛下实施退火处理。
由于过量硅被去除，钨硅化物层的厚度增加了至少除去的过量硅的厚度。多晶硅和钨硅化物层之间的界面特性得到改善。
另外，可以在沉积钨硅化物层之后立即实施退火。此时退火使得钨硅化物层内的氟更可能散逸到外部而不是散逸到介电层。因此可以防止由于氟导致的导热膜退化。
根据本发明的实施方案，提供制作快闪存储器件的方法，包括下列步骤在半导体衬底上形成隧道氧化物膜和第一多晶硅层，并使隧道氧化物膜和第一多晶硅层图案化；在整个结构上形成介电层、第二多晶硅层和钨硅化物层；实施氧化工艺以将钨硅化物层内的过量硅移至钨硅化物层的上表面，然后通过氧化形成氧化物膜并剥离氧化物膜。
根据一个实施方案，制作快闪存储器件的方法包括在半导体衬底上形成第一多晶硅层从而形成浮动栅；在第一多晶硅层上形成隧道介电层；在隧道介电膜上形成第二多晶硅层和钨硅化物层从而形成控制栅，所述钨硅化物层具有过量硅；以及氧化钨硅化物层的上部以使过量的硅远离第二多晶硅层和钨硅化物之间的界面。该方法还包括在形成第二多晶硅层之前使隧道介电层和第一多晶硅层图案化。该方法还包括去除通过氧化步骤形成在钨硅化物上部的氧化物层。
根据另一实施方案，制作快闪存储器件的方法包括在半导体衬底上形成第一多晶硅层，从而形成浮动栅；在第一多晶硅层上形成隧道介电层；使隧道氧化物膜和第一多晶硅层图案化；在图案化的隧道介电膜上形成第二多晶硅层和硅化物层从而形成控制栅，所述硅化物层具有过量硅；氧化硅化物层的上部以使过量的硅远离第二多晶硅层和硅化物之间的界面；以及去除由于氧化步骤而在硅化物上部形成的氧化物膜。
硅化物是钨硅化物或铝硅化物等。通过形成具有第一硅比例的第一硅化物膜和在第一硅化物膜上形成具有第二硅比例的第二硅化物膜，从而形成硅化物层，第二硅比例高于第一硅比例。
在另一实施方案中，制作快闪存储器件的方法包括在半导体衬底上形成第一多晶硅层，从而形成浮动栅。在第一多晶硅层上形成隧道介电层。在隧道介电膜上形成第二多晶硅层和钨硅化物层从而形成控制栅，所述钨硅化物层具有过量硅。氧化钨硅化物层的上部以使过量的硅远离第二多晶硅层和钨硅化物之间的界面。
图1A-图1C是说明根据本发明实施方案制作快闪存储器件的方法的截面图。
具体实施例方式
下面将参考附图结合一些实施方案详细地描述本发明。
参考图1A，在半导体衬底11上相继形成隧道氧化物膜12和第一多晶硅层13，然后图案化。第一多晶硅层13将随后用作浮动栅。可以利用浅沟槽隔离(STI)法在隔离结构形成之后形成第一多晶硅层13。作为替代方案，第一多晶硅层13可以利用自对准浅沟槽隔离(SA-STI)法来形成。当利用SA-STI法时，通过使隧道氧化物膜12图案化来形成隔离结构，同时使第一多晶硅层13图案化，并且在第一多晶硅层13上形成另一多晶硅层。此外，可以利用自对准浮动栅(SAFG)法在隔离结构之间限定第一多晶硅层13。
在第一多晶硅层13上形成介电层14。然后在介电层14上形成第二多晶硅层15和钨硅化物层16。通过LPCVD法利用硅烷(SiH4)或DCS(SiH2Cl2)以及WF6作为源气体来形成钨硅化物层16。在目前的实际应用中，钨硅化物层16中钨与硅之比为1∶2.2-1∶2.8。此外，如果硅烷(SiH4)和WF6用作源气体，那么钨硅化物层16可以在350-500℃的温度下形成。如果DCS(SiH2Cl2)和WF6用作源气体，那么钨硅化物层16可以在500-600℃的温度下形成。
此外，为了改善第二多晶硅层15和钨硅化物层16之间的界面特性，钨硅化物层16的组成可以包括两层或更多层。例如，在第二多晶硅层15上形成具有相对高的钨与硅之比的第一钨硅化物层，然后可以在第一层上形成沉积具有相对低的钨与硅之比的第二钨硅化物层，使具有较高浓度的硅的第二层远离第二多晶硅层15。在下文所述的氧化工艺期间将进一步改善界面特性。可以通过溅射法形成钨硅化物层16。
参考图1B，在钨硅化物层16形成之后，实施湿、干或自由基氧化工艺。湿氧化工艺可以在H2O/H2气氛下、在700-1000℃(或700-900℃)的温度下通过选择性氧化来进行。选择性氧化防止钨硅化物层16内钨的氧化。
在700-900℃的温度下实施选择性湿氧化工艺之后，温度可上升到1000-1200℃，从而在基于氮或基于氩的气氛下进行附加的退火。通过使钨硅化物层16的晶粒进一步生长，实施该第二退火步骤以减少阻值。
对于干氧化，可以在O2气氛下、在700-1200℃的温度下实施干氧化工艺。氧化速率可以通过引入基于氮的气体或基于氩的气体来减慢。利用H2/O2气体、在700-1200℃的温度下实施自由基氧化工艺。
如果氧化工艺在钨硅化物层16形成之后实施，则钨硅化物层16内的过量硅移至钨硅化物层16的上表面(或上部)，然后被氧化。氧化工艺之后，形成氧化物膜17。第二多晶硅层15和钨硅化物层16的总厚度减少，由此影响钨硅化物层16的厚度。
换言之，当涂覆具有相同厚度的钨硅化物层16时，控制栅的总厚度减少并且可以减少栅线之间的界面电荷。通过增加钨硅化物层16的厚度，可以额外地减少阻值。
参考图1C，利用HF、BOE等剥离(或去除)氧化物膜17。之后利用光和蚀刻工艺并且采用控制栅掩模来蚀刻从钨硅化物层16到隧道氧化物膜12的给定区域，由此形成其中层压浮动栅和控制栅的栅电极。
如上所述，根据本发明，在形成钨硅化物层之后，实施湿、干或自由基氧化工艺以去除过量硅。因此，可以改善钨硅化物层和多晶硅层之间的界面特性，同时减少钨硅化物层的阻值。因此可防止蚀刻栅时的失效。
此外，由于可以减少栅线之间的界面电荷，因此可以改善器件的电特性。由于在沉积钨硅化物层之后立即实施退火，因此钨硅化物层内的氟将极有可能散逸到外部而不是散逸到介电层。因此可以防止由于氟引起的介电层退化。此外，可利用现有的方法和设备来实施本发明以减少开发时间和费用。
虽然已经结合具体实施方案描述了本发明，但应该理解的是，本发明并不限于所公开的实施方案，相反，本发明旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等效布置。
权利要求
1.制作快闪存储器件的方法，该方法包括在半导体衬底上形成第一多晶硅层从而形成浮动栅；在第一多晶硅层上形成隧道介电层；在隧道介电膜上形成第二多晶硅层和钨硅化物层从而形成控制栅，钨硅化物层具有过量硅；和氧化钨硅化物层的上部以使过量的硅远离第二多晶硅层和钨硅化物之间的界面。
2.权利要求1的方法，还包括在形成第二多晶硅层之前使隧道介电层和第一多晶硅层图案化。
3.权利要求1的方法，还包括去除通过氧化步骤形成在钨硅化物上部的氧化物层。
4.权利要求1的方法，其中通过LPCVD法利用硅烷(SiH4)或DCS(SiH2Cl2)以及WF6作为源气体来形成钨硅化物层。
5.权利要求1的方法，其中在钨与硅之比被设定为1∶2.2-1∶2.8的情况下形成钨硅化物层。
6.权利要求1的方法，其中利用硅烷(SiH4)和WF6作为源气体在350-500℃的温度下形成钨硅化物层。
7.权利要求1的方法，其中利用DCS(SiH2Cl2)和WF6作为源气体在500-600℃的温度下形成钨硅化物层。
8.权利要求1的方法，其中通过沉积具有相对高的钨比例的第一钨硅化物膜以及随后沉积具有相对低的钨比例的第二钨硅化物膜来形成钨硅化物层。
9.权利要求1的方法，其中通过溅射法形成钨硅化物层。
10.权利要求1的方法，其中氧化步骤包括在H2O/H2气氛下、在700-1000℃的温度下实施的防止钨硅化物层内的钨氧化的选择性氧化工艺。
11.权利要求10的方法，其中氧化步骤包括实施在700-900℃的温度下实施的湿氧化工艺，该方法还包括在湿氧化工艺之后使温度升高到1000-1200℃，从而在基于氮的气体或基于氩的气体的气氛下实施热处理工艺。
12.权利要求1的方法，其中在O2气氛下、在700-1200℃的温度下实施氧化步骤。
13.权利要求12的方法，其中氧化步骤包括干氧化工艺，干氧化工艺包括引入基于氮的气体或基于氩的气体来减慢干氧化工艺的氧化速度。
14.权利要求1的方法，其中在O2/H2气氛下、在700-1200℃的温度下实施氧化步骤。
15.权利要求1的方法，其中利用HF或BOE去除氧化物膜。
16.制作快闪存储器件的方法，该方法包括在半导体衬底上形成第一多晶硅层从而形成浮动栅；在第一多晶硅层上形成隧道介电层；使隧道氧化物膜和第一多晶硅层图案化；在图案化的隧道介电膜上形成第二多晶硅层和硅化物层从而形成控制栅，所述硅化物层具有过量硅；氧化硅化物层的上部以使过量的硅远离第二多晶硅层和硅化物之间的界面；和去除由于氧化步骤而在硅化物的上部形成的氧化物膜。
17.权利要求16的方法，其中硅化物是钨硅化物。
18.权利要求16的方法，其中通过形成具有第一硅比例的第一硅化物膜和在第一硅化物膜上形成具有第二硅比例的第二硅化物膜来形成硅化物层，第二硅比例高于第一硅比例。
19.制作快闪存储器件的方法，该方法包括在半导体衬底上形成第一多晶硅层，从而形成浮动栅；在第一多晶硅层上形成隧道介电层；在隧道介电膜上形成第二多晶硅层和硅化物层从而形成控制栅，所述硅化物层具有过量硅；和氧化硅化物层的上部以使过量的硅远离第二多晶硅层和硅化物之间的界面。
20.权利要求19的方法，其中硅化物是钨硅化物。
全文摘要
制作快闪存储器件的方法，包括在半导体衬底上形成第一多晶硅层，从而形成浮动栅。在第一多晶硅层上形成隧道介电层。在隧道介电层上形成第二多晶硅层和钨硅化物层，从而形成控制栅，钨硅化物层具有过量硅。钨硅化物层的上部被氧化以使过量的硅远离第二多晶硅层和钨硅化物之间的界面。
文档编号H01L21/8239GK1988118SQ200610098829
公开日2007年6月27日 申请日期2006年7月13日 优先权日2005年12月23日
发明者张民植 申请人:海力士半导体有限公司