层叠电子部件的制作方法

本发明涉及层叠电子部件。

背景技术：

近年来，相对于被使用于手机等数码电子设备的电子电路的伴随于高密度化的电子部件小型化的要求越来越高，且构成该电路的层叠电子部件的小型化以及大电容化正在急速发展。

在专利文献1中有方案提出有一种为了提高电极材料的使用效率或提高静电电容的增大和精度等而去除掉侧隙(side gap)的结构的层叠陶瓷电容器。但是，因为变成了内部电极露出于陶瓷烧结体的侧面的工艺，所以会有所谓耐电压低的问题。

另外，如果对电介质层实施薄层化的话则电场容易变得集中在内部电极层的端部，并且成为绝缘电阻降低的倾斜。

另外，如专利文献2所述一种设置了侧隙的层叠陶瓷电子部件也是为人们所知的。然而，在具有侧隙的层叠陶瓷电子部件的现有技术中，为了提高绝缘电压而有必要使导体层从陶瓷烧结体的侧面进入到更内侧，且其进入量要做到均匀。可是，不存在导体层的陶瓷层的机械强度伴随于陶瓷层的薄层化而降低，并且在绝缘层形成工序中变得容易发生结构缺陷(龟裂或者分层)，其结果本发明人发现存在有所谓抑制绝缘电阻降低是困难的问题。

现有技术文献

专利文献

专利文献1：特公平2-30570号公报

专利文献2：特开平11-340081号公报

技术实现要素：

发明所要解决的技术问题

本发明就是借鉴了以上所述现实状况下的技术问题而做出的不懈努力之结果，其目的在于提供一种绝缘电阻良好的层叠电子部件。

解决技术问题的手段

为了完成以上所述目的而本发明的层叠电子部件须有如以下所述特征。

[1]本发明所涉及的层叠电子部件的特征在于：具备实质上平行于包含有第1轴以及第2轴的平面的内部电极层和电介质层沿着第3轴的方向被交替层叠的元件主体，在所述元件主体的所述第1轴的方向上互相相对的一对端面(侧面)上分别具备绝缘层，在所述元件主体的所述第2轴的方向上互相相对的一对端面上分别具备与所述内部电极层电连接的外部电极，所述内部电极层的所述第1轴方向的端部从所述电介质层的所述第1轴方向的端部沿着第1轴的方向以规定引入距离被引入到内侧，且所述引入距离在所述内部电极层的各层以规定范围进行分散。

根据本发明，因为内部电极层的引入距离在内部电极层的各层以规定范围进行分散，所以在内部电极层的第1轴方向的两端部能够有效地防止不同层的内部电极层发生接触，并且能够做到充分保持不同层的内部电极的距离。为此，假如即使对电介质层实施薄层化也能够提供绝缘电阻良好的层叠电子部件。

作为上述[1]的具体形态可以例示以下所述形态。

[2]在[1]中所述的层叠电子部件的特征在于：表示所述引入距离的分散程度的CV值为0.05～1.0。

[3]在[1]或者[2]中所述的层叠电子部件的特征在于：在将第k层的所述内部电极层与第k+1层的所述内部电极层之间的所述电介质层的厚度设定为td_k；将第k层的所述内部电极层的引入距离设定为d_k；将第k+1层的所述内部电极层的引入距离设定为d_k+1；将Q值设定为Q＝td_k²/(td_k²+|d_k+1-d_k|²)的情况下，Q值为0.004～0.300。

[4]在[1]～[3]任意一项中所述的层叠电子部件的特征在于：所述绝缘层含有Si以及Ba。

[5]在[1]～[4]任意一项中所述的层叠电子部件的特征在于：在所述内部电极层的所述第1轴方向的端部与所述绝缘层之间存在非导体部。

[6]在[5]中所述的层叠电子部件的特征在于：所述非导体部含有构成所述内部电极层的元素的氧化物。

[7]本发明所涉及的层叠电子部件的制造方法的特征在于：具有：将在第1轴方向上进行连续并形成有实质上平行于包含第1轴以及第2轴的平面的内部电极图形层的坯料薄片，在第3轴方向上层叠从而制得坯料层叠体的工序；以获得平行于包含第2轴以及第3轴的平面的截面的形式切断所述坯料层叠体从而制得坯料贴片的工序；对所述坯料贴片实施烧成从而制得内部电极层和电介质层进行交替层叠的元件主体的工序；通过将绝缘层用膏体涂布于所述元件主体的第1轴方向的端面并进行烧结从而制得形成有绝缘层的陶瓷烧结体的工序；通过将外部电极用膏体烧结于所述陶瓷烧结体的第2轴方向的端面从而制得形成有外部电极的层叠电子部件的工序；所述内部电极层的所述第1轴方向的端部从所述电介质层的所述第1轴方向的端部沿着第1轴的方向以规定引入距离被引入到内侧，且所述引入距离在所述内部电极层的各层以规定范围进行分散。

附图说明

图1是本发明的实施方式所涉及的层叠陶瓷电容器的概略截面图。

图2是沿着图1所表示的II-II线的截面图。

图3A是图2的主要部分放大图。

图3B是图2的主要部分放大图。

图3C是图2的主要部分放大图。

图4是表示图1所表示的层叠陶瓷电容器的制造过程中的坯料薄片层叠工序的概略截面图。

图5Aa是表示沿着图4所表示的V-V线的第n层内部电极图形层一部分的平面图。

图5Ab是表示第n+1层内部电极图形层一部分的平面图。

图5B是表示沿着图4所表示的V-V线的第n层内部电极图形层一部分的平面图。

图6A是平行于层叠了图4所表示的坯料薄片之后的层叠体X-Z轴平面的概略截面图。

图6B是平行于层叠了图4所表示的坯料薄片之后的层叠体Y-Z轴平面的概略截面图。

图7是为了说明本实施例的弯曲强度测定方法的示意图。

具体实施方式

参照附图并根据本实施方式详细说明本发明，但是本发明并限定于以下所说明的实施方式。

另外，在以下所述的结构要素中包括本行业人员能够容易想得到的东西、实质上相同的东西。再有，以下所述的结构要素作适当组合是可能的。

以下是根据附图所表示的实施方式说明本发明。

层叠陶瓷电容器的整体结构

作为本实施方式所涉及的层叠电子部件的一个实施方式来就层叠陶瓷电容器的整体结构作如下说明。

如图1所示，本实施方式所涉及的层叠陶瓷电容器2具有陶瓷烧结体4、第1外部电极6、第2外部电极8。另外，如图2所示，陶瓷烧结体4具有元件主体3和绝缘层16。

元件主体3具有实质上平行于包含有X轴以及Y轴的平面的内侧电介质层10和内部电极层12，内部电极层12在内侧电介质层10之间沿着Z轴方向进行交替层叠。在此，所谓“实质上平行”是指大部分为平行但是也可以有多少有些不平行的部分，内部电极层12和内侧电介质层10它的宗旨是所谓既可以多少有些凹凸也可以有些倾斜。

内侧电介质层10和内部电极层12被交替层叠的部分为内装区域13。

另外，元件主体3在其层叠方向Z(Z轴)的两端具有外装区域11。外装区域11是通过层叠多层厚于构成内装区域13的内侧电介质层10的外侧电介质层来形成的。

还有，以下会有将“内侧电介质层10”以及“外侧电介质层”合并起来称作为“电介质层”的情况。

构成内侧电介质层10以及外装区域11的电介质层的材质既可以相同又可以不同即没有特别的限定，例如，将ABO₃等钙钛矿结构的电介质材料或铌酸碱类陶瓷作为主成分来进行构成。

在ABO₃中，A例如是选自Ca、Ba、Sr等中的至少一种，B是选自Ti、Zr等中的至少一种。A/B的摩尔比并没有特别的限定，可以是0.980～1.020。

除此之外，作为副成分可以列举二氧化硅、氧化铝、氧化镁、碱金属化合物、碱土金属化合物、氧化锰、稀土元素氧化物、氧化钒等，但是并不限定于这些化合物。其含量也是如果对应于组成等作适当决定的话即可。

还有，作为副成分通过使用二氧化硅和氧化铝从而就能够降低烧成温度。另外，作为副成分通过使用氧化镁、碱金属化合物、碱土金属化合物、氧化锰、稀土元素氧化物、氧化钒等从而就能够改善使用寿命。

内侧电介质层10以及外侧电介质层的层叠层数是对应于用途等作适当决定即可。

被交替层叠的一方的内部电极层12具有相对于在陶瓷烧结体4的Y轴方向的第1端部的外侧进行形成的第1外部电极6的内侧作电连接的伸出部12A。另外，被交替层叠的另一方内部电极层12具有相对于在陶瓷烧结体4的Y轴方向第2端部的外侧进行形成的第2外部电极8的内侧作电连接的伸出部12B。

内装区域13具有电容区域14和抽出区域15A,15B。电容区域14为内部电极层12沿着层叠方向夹住内侧电介质层10进行层叠的区域。抽出区域15A是位于连接于外部电极6的内部电极层12的伸出部12A之间的区域。抽出区域15B是位于连接于外部电极8的内部电极层12的伸出部12B之间的区域。

在内部电极12中所含有的导电材料并没有特别的限定，能够使用Ni、Cu、Ag、Pd、Al、Pt等金属或者这些金属的合金。作为Ni合金优选选自Mn、Cr、Co以及Al中的1种以上元素与Ni的合金，合金中的Ni含量优选为95重量％以上。还有，在Ni或者Ni合金中，P等各种微量成分也可以含有0.1重量％以下。

内部电极层12也可以使用市售的电极用膏体来进行形成，内部电极层12的厚度如果是对应于用途等作适当决定的话即可。

如图2所示，在陶瓷烧结体4的X轴方向的两端面上具备覆盖元件主体3的内部电极层12的端面的绝缘层16。

另外，在本实施方式中，由在层叠方向(Z轴方向)上邻接的内侧电介质层10所夹持的内部电极层12的X轴方向端部从元件主体3的X轴方向端面即内侧电介质层10的X轴方向端部沿着X轴方向以规定引入距离被引入到内侧，且引入距离在内部电极层12的各层以规定范围进行分散。

在此，所谓引入距离是指从内侧电介质层10的X轴方向端部到内部电极层12的X轴方向端部为止的距离。另外，引入距离在后面所述的非导体部18存在于内部电极层12的X轴方向端部与绝缘层16之间的情况下也指从内侧电介质层10的X轴方向端部到内部电极层12的X轴方向端部为止的距离。

还有，因为存在有内侧电介质层10以及内部电极层12的端部具有凹凸的情况，所以在此情况下将内侧电介质层10以及内部电极层12的最外侧的部分作为基准。即，在一个内侧电介质层10的X轴方向的端部，将从内侧电介质层10的X轴方向的最外侧的部分到内部电极层12的X轴方向的最外侧的部分为止的距离设定为引入距离。

还有，在本实施方式中，没有必要所有内部电极层12以规定范围被引入到内侧，也可以一部分内部电极层12在元件主体3的X轴方向的端面上露出。

例如，引入距离的分散程度以CV值进行表示。CV值为标准偏差与平均值的比率(标准偏差/平均值)。引入距离的分散程度的CV值的计算方法如以下所述。

如图3A所示将第k层中的引入距离设定为d_kμm，将具有N层内部电极层的元件主体3的引入距离的平均值设定为d_aμm，Δd_k为Δd_k＝|d_k-d_a|。这样的话引入距离的标准偏差就以(Δd₁²+Δd₂²+……+Δd_k²+……+Δd_N²)^1/2进行表示。如果汇总了以上所述的话则CV值就以以下所述式(1)进行表示。

【数1】

在本实施方式中，CV值优选为1.0以下，更加优选为0.05～1.0。由此，就能够制得绝缘电阻良好的层叠电子部件。

本发明人就是以以下所述形式考虑了获得这样效果的主要因素。从元件主体3引入到内侧的内部电极层12一般来说伴随于内侧电介质层10的薄层化而容易发生由内侧电介质层10彼此的接触引起的内部电极层12中断、或者由绝缘层16的形成工序的处理等引起的内部电极层12的拉伸或结构缺陷。就这样，内部电极层12的X轴方向的端部就成为了绝缘电阻降低的原因。

在此，所谓“内部电极层12的拉伸”是一种如果多余的外力被施加到元件主体3的内部电极层12露出的侧面的话则内部电极层12发生拉伸的现象。作为多余的外力可以列举在处理大量的元件主体3的时候元件主体3彼此发生冲撞时的外力、在用镊子拿住元件主体3的情况下被施加于元件主体3侧面的外力等。所邻接的内部电极层12彼此由于该内部电极层12的拉伸而连结在了一起，因而就会有引起短路的可能性。

在本实施方式中，其特征在于相对于成为内部电极层12拉伸或者构造缺陷的主要原因的内部电极层12的X轴方向的端部，使内部电极层12的引入距离分散。内部电极层12的X轴方向的端部的引入距离的分散被认为因为抑制了内部电极层12的拉伸或构造缺陷，所以抑制绝缘电阻降低成为可能。

另外，内部电极层12的X轴方向的端部的引入距离的分散在防止电场集中于内部电极层12的X轴方向的端部的这一方面也是有用的。特别是即使在内侧电介质层10例如以0.5μm以下的程度被薄层化的情况下也能够抑制绝缘电阻的降低并且能够抑制电场集中。

另外，如本实施方式这样通过分散内部电极层12的X轴方向的端部的引入距离，从而就能够防止不同层的内部电极层12在内部电极层12的X轴方向的两端部发生接触并且能够做到充分保持不同层的内部电极12的距离。为此，抑制在对内侧电介质层10实施薄层化的时候绝缘电阻发生降低就成为可能并且能够降低短路不良率。

内部电极层12的X轴方向的端部的引入例如是由形成内部电极层12的材料和形成内侧电介质层10的材料的烧结收缩率的不同来形成的。另外，通过用滚筒研磨等来研磨形成绝缘层16之前的元件主体3的X轴方向的端面从而也能够调整内部电极层12的X轴方向的端部的引入距离。

使内部电极层12的引入距离分散的方法并没有特别的限定，例如如后面所述通过对每层内部电极层12改变共同材料的含量并蚀刻元件主体3，从而就能够分散内部电极层12的引入距离。

即，就共同材料含量多的内部电极层12而言难以由蚀刻削去内部电极层12，但是就共同材料含量少的内部电极层12来说容易由蚀刻来消去内部电极层12。就这样通过凭靠蚀刻的消去内部电极层12的容易度对每层内部电极层12有所不同，从而就能够在内部电极层12的各层上使内部电极层12的引入距离分散。

另外，通过变化蚀刻溶液的浓度或蚀刻时间从而就能够使内部电极层12的X轴方向的端部的引入距离的分散程度发生变化。

除此之外，通过使离子铣削的蚀刻率变化从而就能够使内部电极层12的X轴方向的端部的引入距离分散或使分散程度变化。

另外，通过将后面所述的非导体部18形成于内部电极层12的X轴方向的端部也能够使内部电极层12的X轴方向的端部的引入距离分散并且能够使分散程度发生变化。

在本实施方式中，优选如图3B所示非导体部18存在于内部电极层12的X轴方向的端部与绝缘层16之间。由此，就能够在内部电极层12的各层上使内部电极层12的引入距离分散，能够防止不同层的内部电极层12在内部电极层12的X轴方向的两端部发生接触，并且能够做到充分保持不同层的内部电极的距离。为此，就能够降低对内侧电介质层10实施薄层化的时候的短路不良率。

在本实施方式中，优选非导体部18存在于所有内部电极层12的X轴方向的端部与绝缘层16之间，但也可以是不存在非导体部的层。

构成非导体部18的成分并没有特别的限定，例如也可以是构成内部电极层12的元素的氧化物、氮化物或合金或者它们的混合物，但是更优选含有构成内部电极层12的元素的氧化物。由此，因为内部电极层12的两端部与绝缘层16的紧密附着性会有所提高，所以绝缘耐压变得更为良好。例如，在内部电极层12含有Ni的情况下，优选在非导体部18中含有NiO。

本实施方式的绝缘层16优选一体性地具备覆盖元件主体3的Z轴方向的端面(主面)的X轴方向的两端部以及/或者元件主体3的Y轴方向的端面的X轴方向的两端部的绝缘层延长部16a。虽然省略了图示，但是外部电极6,8的Z轴方向的两端部覆盖了绝缘层延长部16a的Y轴方向的两端部。

另外，在本实施方式中，图1所表示的外部电极6,8的X轴方向的两端部没有从X轴方向的两侧覆盖图2所表示的绝缘层16的Y轴方向的两端部，但是也可以以覆盖的形式进行构成。

绝缘层16的软化点优选为500℃～1000℃。由此，就能够减少在前后工序中所发生的结构缺陷的影响。

构成本实施方式的绝缘层16的成分并没有特别的限定，例如可以列举含有陶瓷、铝、玻璃、钛、树脂等，但是优选含有Si以及Ba。通过在绝缘层16中含有Si以及Ba从而元件主体3与绝缘层16的粘结强度就会变得良好。其结果，即使对内侧电介质层10的厚度实施薄层化也能够相对于由弯曲引起的外部引力持有抵抗力。这就被认为是其原因在于反应相被形成于绝缘层16与元件主体3的界面。在此，所谓反应相是指绝缘层16的构成成分中的至少一个扩散到内侧电介质层10的部分。

关于反应相的认定，例如对于陶瓷烧结体4的电介质层与绝缘层16的界面实行Si元素的STEM-EDS分析并获得Si元素的测绘数据(mapping data)，从而就能够将Si元素所存在的地方认定为反应相。

通过用绝缘层16覆盖元件主体3的X轴方向的端面，并不仅仅提高绝缘性，相对于来自外部的环境负荷，耐久性和耐蚀性增加。另外，因为绝缘层16覆盖烧成后的元件主体3的X轴方向的端面，所以间隙部(侧隙)的宽度小并且能够形成均匀的绝缘层16。

外部电极6,8的材质也没有特别的限定，但是能够使用Ni、Pd、Ag、Au、Cu、Pt、Rh、Ru、Ir等中的至少一种或者这些金属的合金或导电性树脂等公知的导电材料。外部电极6,8的厚度如果是对应于用途等作适当决定的话即可。

还有，在图1中，X轴、Y轴以及Z轴为互相垂直，Z轴与内侧电介质层10以及内部电极层12的层叠方向相一致，Y轴与抽出区域15A,15B(伸出部12A,12B)被形成的方向相一致。

在本实施方式中，如图2所示在绝缘层16中将沿着陶瓷烧结体4的宽度方向(X轴方向)从元件主体3的X轴方向的端面到绝缘层16的外面为止的区间作为间隙部。

在本实施方式中，间隙部的X轴方向的宽度Wgap与沿着陶瓷烧结体4的宽度方向(X轴方向)从元件主体3的X轴方向的端面到绝缘层16的X轴方向的端面为止的尺寸相一致，宽度Wgap没有必要沿着Z轴方向是均匀的，可以多少有些变动。宽度Wgap优选为0.1μm～40μm，如果与元件主体3的宽度W0相比较的话则相对来说为极小。

在本实施方式中，与现有制品相比较，能够将宽度Wgap做到极小而且内部电极层12的引入距离充分小。因此，在本实施方式中既能够做到小型化又能够获得大电容的层叠电容器。

还有，元件主体3的宽度W0与沿着内侧电介质层10的X轴方向的宽度相一致。

通过将Wgap控制在上述范围内从而就变得难以发生龟裂并且即使陶瓷烧结体4更加小型化，静电电容的降低也较少。

在本实施方式中，如图2所示在绝缘层16的Z轴方向的两端部覆盖元件主体3的Z轴方向的两端面的X轴方向端部的绝缘层延长部16a也可以被一体形成于绝缘层16。从元件主体3的X轴方向的两端面起的绝缘层延长部16a的X轴方向的各个宽度W1与W0之比优选为1/30≤W1/W0＜1/2。

如图3C所示，将第k层内部电极层12与第k+1层内部电极层12之间的内侧电介质层10的厚度设定为td_k，将第k层内部电极层12的引入距离设定为d_k，将第k+1层内部电极层12的引入距离设定为d_k+1。在本实施方式中，第k层内部电极层12的X轴方向的端部与第k+1层内部电极层12的X轴方向的端部的距离优选为适当的距离。作为为了对这一点实施定量化的式子可以列举以下所述式(2)。

Q值＝td_k²/(td_k²+|d_k+1-d_k|²) (2)

式(2)的Q值为“第k层内部电极层与第k+1层内部电极层之间的电介质层的厚度”的2次方与“第k层内部电极层的X轴方向的端部与第k+1层内部电极层的X轴方向的端部的距离”的2次方之比。在本实施方式中，Q值优选为0.004～0.300，更加优选为0.015～0.300。

在Q值为0.004以上的情况下与Q值为小于0.004的情况相比，内部电极层12的端部之间的距离相对于内侧电介质层10的厚度不会过长并且电容面积变得充分，因而静电电容成为良好。在Q值为0.015以上的情况下静电电容变得更为良好。另外，在Q值为0.300以下的情况下与Q值大于0.300的情况相比，内部电极层12的端部之间的距离相对于内侧电介质层10的厚度会过短，电场难以在内部电极层12的X轴方向端部集中，且绝缘破坏电压不良率变得良好。

正如本实施方式那样，通过内部电极层12的X轴方向的端部的一如距离在内部电极层12的各层上进行分散并且Q值包含于上述范围内，从而就能够防止不同层的内部电极层12在内部电极层12的X轴方向的两端部发生接触，并且能够做到充分保持不同层的内部电极12的距离。为此，就能够降低对内侧电介质层10实施薄层化的时候的短路不良率。

在图3B中，非导体部18从内部电极层12的X轴方向的端部以规定的宽度WU范围被形成于各个内部电极层12的X轴方向的端部。还有，如图3B所示非导体部18的端部会有存在凹凸的情况，但是就1个地方的非导体部18而言将最宽的部分设定为宽度WU。

另外，非导体部18的宽度WU对于每个内部电极层12来说偏差的可能性也会存在。

本实施方式的非导体部18是通过对内部电极层12的端部实施氧化处理或实施氮化处理并且实施凭靠溅射的合金化处理来制得的。另外，非导体部18的宽度WU能够通过变化对内部电极层12的端部实施氧化处理或者氮化处理的时候的保持时间和溅射时间等来进行控制。

陶瓷烧结体4的X轴方向的两侧的宽度Wgap既可以互相相同又可以互相不同。另外，陶瓷烧结体4的X轴方向的两侧的宽度W1也是既可以互相相同又可以互相不同。再有，元件主体3的引入距离的平均值d_a也是既可以互相相同又可以互相不同。

绝缘层16优选不是宽阔地覆盖图1所表示的元件主体3的Y轴方向的两端面。在元件主体3的Y轴方向的两端面上有必要形成外部电极6,8并与内部电极层12相连接。另外，本实施方式的外部电极6,8也可以成为覆盖绝缘层延长部16a的结构。

内侧电介质层10的厚度td并没有特别的限定，优选为0.1μm～5.0μm。

内部电极层12的厚度te并没有特别的限定，优选为0.1μm～5.0μm。

外装区域11的厚度to并没有特别的限定，优选为0.1μm～5.0μm。

层叠陶瓷电容器的制造方法

接着，就本发明的作为一个实施方式的层叠陶瓷电容器2的制造方法作如下具体说明。本实施方式所涉及的层叠陶瓷电容器2是通过实施以下所述工序来进行制造的，这些工序分别为由使用了膏体的通常的印刷法或薄片法制作坯料贴片，在对该坯料贴片实施烧成之后涂布·烧结绝缘层用膏体并形成绝缘层16，印刷或者图形复制外部电极6,8并进行烧结。

首先，为了制造在烧成之后构成如图1所表示的内侧电介质层10的内侧坯料薄片10a以及构成外侧电介质层的外侧坯料薄片11a而准备内侧坯料薄片用膏体以及外侧坯料薄片用膏体。

内侧坯料薄片用膏体以及外侧坯料薄片用膏体通常是由通过混炼陶瓷粉末和有机载体来获得的有机溶剂型膏体或者水性膏体进行构成的。

作为陶瓷粉末原料是复合氧化物或成为氧化物的各种化合物，例如能够从碳酸盐、硝酸盐、氢氧化物、有机金属氧化物等中作适当选择并进行混合使用。陶瓷粉体原料在本实施方式中其平均粒径为0.45μm以下，优选为0.1～0.3μm。还有，为了将内侧坯料薄片做到极薄的薄片而优选使用比坯料薄片厚度更小的粒径的粉体。

所谓有机载体就是指将胶粘剂溶解于有机溶剂中的混合物。用于有机载体的胶粘剂并没有特别的限定，如果从乙基纤维素、聚乙烯醇缩丁醛等通常的各种胶粘剂中作适当选择的话即可。所使用的有机溶剂也没有特别的限定，如果是从乙醇、丙酮、甲苯等各种有机溶剂中做适当选择的话即可。

另外，在坯料薄片用膏体中对应于必要也可以含有选自各种分散剂、可塑剂、电介质、副成分化合物、玻璃粉、绝缘体等中的添加物。

作为可塑剂可以例示邻苯二甲酸二辛酯和邻苯二甲酸丁苄酯等邻苯二甲酸酯、己二酸、磷酸酯、乙二醇类等。

接着，为了制造变成了在烧成之后构成图1所表示的内部电极层12的工艺的内部电极图形层12a而准备内部电极层用膏体。内部电极层用酱料是通过混炼由以上所述的各种导电性金属或合金构成的导电材料、以上所述的有机载体来进行调制的。

作为导电材料而使用Ni的情况下，例如也可以使用日本市售的运用了CVD法和湿式化学还原法等来进行制作的Ni粉体。

在本实施方式中，首先混炼由以上所述的各种导电性金属或合金构成的导电材料、以上所述的有机载体从而制作出内部电极层用膏体。

接着，将共同材料添加到内部电极层用膏体中并进行混炼从而制作出第n层用的内部电极层用膏体。

另外，与上述分开来，将共同材料添加到内部电极层用膏体中并进行混炼从而制作出第n+1层用的内部电极层用膏体。

在以共同材料的量来控制内部电极层12的端部的引入距离的分散的情况下，第n层用的内部电极层用膏体的共同材料的含量与第n+1层用的内部电极层用膏体的共同材料的含量有所不同。

共同材料的成分并没有特别的限定，例如能够使用与构成电介质层主成分的成分相同的成分。

接着，由刮刀法等将内侧坯料薄片10a形成于作为支撑体的载片(例如PET薄膜)上。内侧坯料薄片10a在被形成于载片上之后被干燥。

接着，如图4所示在内侧坯料薄片10a的表面上使用第n层用的内部电极层用膏体来形成第n层内部电极图形层12a。另外，与以上所述的相同形成内侧坯料薄片10a，在其表面上使用第n+1层用的内部电极层用膏体来形成第n+1层内部电极图形层。

就这样交替层叠形成有第n层内部电极图形层的内侧坯料薄片10a、形成有第n+1层内部电极图形层的内侧坯料薄片10a，从而制造出图4所表示的内部层叠体13a。

然后，在制造了内部层叠体13a之后使用外侧坯料薄片用膏体并形成外侧坯料薄片11a，在层叠方向上实施加压从而制得坯料层叠体。

通过这样处理，从而在烧成坯料层叠体之后制得包含于第n层内部电极12中的共同材料的含量与包含于第n+1层内部电极12中的共同材料的含量不同的元件主体3。即，变成了在元件主体3中共同材料含量不同的2种内部电极层12夹住内侧电介质层10被交替层叠的工艺。还有，在以共同材料的量之外的方法来控制引入距离的分散的情况下，共同材料的量可以相同。

另外，作为坯料层叠体的制造方法除了以上所述的之外，也可以以规定层数交替地直接将内侧坯料薄片10a和内电极层12a层叠于外侧坯料薄片11a并通过在层叠方向上实施加压来制得坯料层叠体。

另外，在制造内部层叠体13a的时候，如图5Aa所示在第n层上以Y轴方向形成内部电极图形层12a的间隙32，并形成在X轴方向上进行连续的平坦的内部电极图形层12a。

接着，如图5Ab所示也在第n+1层上以Y轴方向形成内部电极图形层12a的间隙32，并形成在X轴方向上进行连续的平坦的内部电极图形层12a。此时，第n层和第n+1层内部电极图形层12a的间隙32在层叠方向上即在Z轴方向上以不发生重叠的形式被形成。

以这种形式进行加工处理，层叠多层具有内部电极图形层12a的内侧坯料薄片10a，从而制造出内部层叠体13a，由以上所述方法制得坯料层叠体。

接着，沿着图5Aa、图5Ab、图6A、图6B的C1截面以及C2截面切断坯料层叠体从而制得坯料贴片。C1为平行于Y-Z轴平面的截面，C2为平行于Z-X轴平面的截面。

如图5Aa所示，在第n层上切断内部电极图形层12a的C2截面的左右相邻的C2截面切断内部电极图形层12a的间隙32。另外，在第n层上切断内部电极图形层12a的C2截面在第n+1层上切断内部电极图形层12a的间隙32。

通过由如此切断方法来获得坯料贴片，从而坯料贴片的第n层内部电极图形层12a成为在坯料贴片的C2截面上一个截面露出而另一个截面不露出的结构。另外，坯料贴片的n+1层内部电极图形层12a成为如下结构，在坯料贴片的C2截面上在第n层内部电极图形层12a露出的一方的截面上内部电极图形层12a不露出；在第n层内部电极图形层12a不露出的一方的截面上内部电极图形层12a露出。

再有，在坯料贴片的C1截面上在所有层内部电极图形层12a成为露出的结构。

还有，作为内部电极图形层12a的形成方法并没有特别的限定，除了印刷法和转移复制法之外还可以由蒸镀以及溅射等薄膜形成法来内部电极图形层12a。

另外，也可以将台阶差吸收层20形成于内部电极图形层12a的间隙32。通过形成台阶差吸收层20，从而在坯料薄片10a的表面由内部电极图形层12a引起的台阶差就会消失，并且有助于防止最终制得的陶瓷烧结体4发生变形。

台阶差吸收层20是以与例如内部电极图形层12a相同的方式进行制作，并且能够以印刷法等来进行形成。台阶差吸收层20包含与坯料薄片10a相同的陶瓷粉和有机载体，但与坯料薄片10a不同的是为了由印刷来进行形成而要求以容易印刷的形式进行调整。作为印刷法可以例示丝网印刷法以及凹版印刷法等。

坯料贴片通过固化干燥从而其中的可塑剂被除去并被固化。固化干燥后的坯料贴片与媒质以及研磨液一起被投入到滚筒容器内，由水平离心滚筒机等进行滚筒研磨。滚筒研磨后的坯料贴片用水进行清洗，之后进行干燥。通过对于干燥后的坯料贴片实行脱胶粘剂工序、烧成工序、对应于必要的退火处理工序，从而制得元件主体3。

脱胶粘剂工序如果是以公知的条件来实行的话即可，例如将保持温度控制在200℃～400℃即可。

在本实施方式中，烧成工序以及退火处理工序是在还原性的氛围气体中被实行的。其他的烧成条件或者退火条件如果是公知条件的话即可，例如烧成的保持温度为1000℃～1300℃，退火的保持温度为500℃～1000℃。

脱胶粘剂工序、烧成工序以及退火处理工序既可以连续实行又可以单独实行。

在退火处理之后，对内部电极层的X轴方向的端部实行绝缘化处理。作为绝缘化处理的方法可以列举湿式蚀刻、氧化处理、离子铣削、氮化处理、合金化等。

例如，对于元件主体3的X轴方向的端面实行凭靠FeCl₃的湿式蚀刻，通过实行在大气氛围气体中进行烧成的氧化处理从而引入含有Ni的内部电极层12的X轴方向的端部并能够对内部电极层12的X轴方向的端部实行绝缘化。

如上所述本实施方式的元件主体3其包含于第n层内部电极层12中的共同材料含量与包含于第n+1层内部电极层12中的共同材料含量有所不同。因此，因为通过实行凭靠FeCl₃的湿式蚀刻从而就会处于一种共同材料多的内部电极层12难以被削除并且共同材料少的内部电极层12更容易被削除的倾向，所以在内部电极层12的各层上内部电极层12的引入距离会进行分散。

湿式蚀刻以及氧化处理的条件并没有特别的限定，但是优选以以下所述条件来实行。

＜湿式蚀刻＞

FeCl₃蚀刻液：相对于蚀刻液100重量分添加10～30重量分的FeCl₃

蚀刻时间：5～720sec

＜氧化处理＞

升温(降温)速度：10℃～5000℃/小时

保持温度：500℃～1000℃

氛围气体：大气

接着，将绝缘层用膏体涂布于上述元件主体3的X轴方向的两端面，通过烧结从而形成绝缘层16并制得图1以及图2所表示的陶瓷烧结体4。由该绝缘层16不仅能够提高绝缘性而且耐湿性也为良好。

在涂布绝缘层用膏体的情况下，膏体可以不只是被涂布于元件主体3的X轴方向的两端部而且还被涂布于元件主体3的Z轴方向的两端面的X轴方向的两端部以及/或者Y轴方向的两端面的X轴方向的两端部。

在用玻璃来构成绝缘层16的情况下，该绝缘层用膏体例如是通过混合搅拌机来混炼玻璃原料、将乙基纤维素作为主成分的胶粘剂、分散介质即松油醇以及丙酮来制得的。

在以树脂来构成绝缘层16的情况下，不使用绝缘层用膏体而将树脂涂布于元件主体3的X轴方向的两端面、元件主体3的Z轴方向的两端面的X轴方向的两端部以及/或者Y轴方向的两端面的X轴方向的两端部。

涂布到元件主体3的绝缘层用膏体的涂布方法并没有特别的限定，例如可以列举浸渍法、印刷法、涂布法、蒸镀法、溅射法等。

将绝缘层用膏体涂布于元件主体3，通过实行干燥处理、脱胶粘剂处理、烧结处理从而制得陶瓷烧结体4。

在烧结时发生气状化的玻璃成分由毛细管现象而容易进入到从内侧电介质层10端部到内部电极层12端部的空隙。因此，上述空隙由绝缘层16而被切实地充满，这不仅提高了绝缘性而且耐湿性也为良好。

还有，在绝缘层16为树脂的情况下，在将树脂涂布于元件主体3的规定地方之后只实行干燥处理。

对应于必要例如由滚筒研磨和喷砂研磨等来对以以上所述形式进行处理制得的陶瓷烧结体43的Y轴方向的两端面以及/或者Z轴方向的两端面实施端面研磨。

接着，将外部电极用膏体涂布于绝缘层16被烧结的陶瓷烧结体的Y轴方向的两端面，通过烧结从而形成外部电极6,8。外部电极用膏体如果与以上所述的内部电极层用膏体相同进行调制的话即可。

还有，在对于内部电极层12的端部实行氧化处理的情况下，形成外部电极6,8的陶瓷烧结体4的Y轴方向的两端面上露出的内部电极层12的端部也被氧化的情况存在。因此，在实行氧化处理的情况，优选在涂布外部电极用膏体之前或者在烧结外部电极用膏体的时候对陶瓷烧结体4的Y轴方向的两端面实行还原处理。

关于外部电极6,8的形成，既可以先于绝缘层16的形成来实行也可以后于绝缘层16的形成来实行并且也可以与绝缘层16的形成同时实行，但是优选为后于绝缘层16的形成。

另外，就外部电极6,8的形成方法而言也没有特别的限定，能够使用外部电极用膏体的涂布·烧结、电镀、蒸镀、溅射等适当的方法。

然后，对应于必要由电镀等将覆盖层形成于外部电极6,8表面。

这样处理制造出来的本实施方式的层叠陶瓷电容器2由焊接等而被实装于印制线路基板上等，并被用于各种电子设备等。

一直以来，因为将电介质层的一部分作为间隙部，所以在坯料薄片的表面中沿着X轴方向以规定间隔将没有形成内部电极图形层的空白图形形成于在烧成后成为间隙部的部分。

相对于此，在本实施方式中内部电极图形层沿着X轴方向被连续形成，间隙部是通过将绝缘层形成于元件主体来获得的。为此，不形成为了形成间隙部的空白图形。因此，与现有的方法不同，平坦的内部电极图形层的膜被形成于坯料薄片。为此，坯料薄片的单位面积的获得坯料贴片的个数与现有的相比能够有所增加。

另外，在本实施方式中与现有的不同的是因为在切断坯料层叠体的时候无需担心就能够解决空白图形，所以与现有的相比切断合格率被改善。

再有，如果现有的层叠坯料薄片的话则空白图形部分与内部电极图形层被形成的部分相比其厚度较薄，并且在切断的时候会有坯料贴片的切断面附近发生弯曲的问题。另外，现有的因为在接近于内部电极图形层的空白图形部分形成有隆起，所以在内部电极层产生凹凸，并且会有所谓内部电极或者坯料薄片通过层叠这些层而发生变形的担忧。相对于此，在本实施方式中不形成空白图形，并且内部电极图形层的隆起也不会被形成。

再有，本实施方式的特征是内部电极图形层为平坦的膜并且内部电极图形层的隆起不会被形成，另外，因为在间隙部附近不会产生内部电极图形层渗出或污斑所以能够提高取得电，该效果在元件主体越小时越显著。

以上已就本发明的实施方式作了说明，但是本发明丝毫不限定于以上所述的实施方式，只要是在不脱离本发明的宗旨的范围内各种各样的改变都是可能的。

例如，作为在内部电极层12的各层使内部电极层12的X轴方向的端部的引入距离分散或使分散程度变化的方法在以上所述内容中展示了用规定的内部电极图形层来实行湿式蚀刻的方法，但是并不限定于上述方法。

除了上述方法之外，通过将非导体部18形成于内部电极层12的X轴方向的端部也能够在内部电极层12的各层使内部电极层12的X轴方向的端部的引入距离分散或使分散程度变化。

具体地来说能够通过对内部电极层12的X轴方向的端部实施氧化处理或实施氮化处理并实施合金化来形成非导体部18。

在此情况下，所使用的元件主体3既可以使用上述共同材料含量不同的2种内部电极层12夹住内侧电介质层10并被交替层叠的元件主体3也可以使用共同材料含量相同的内部电极层12夹住内侧电介质层10并被交替层叠的元件主体3，并且也可以内部电极层12不含共同材料。

另外，作为对内部电极层12的X轴方向的端部实施氧化处理的方法并没有特别的限定，既可以用上述氧化处理的条件来进行氧化又可以将气体激光照射于元件主体3的X轴方向的端部通过以激光来实行高温处理从而达到氧化的效果，也可以由溅射法等来将氧化镍涂布于内部电极层12的X轴方向的端部。

另外，内部电极图形层12a除了图5Aa以及图5Ab所表示的图形之外也可以是如图5B所示具有格子状的内部电极图形层12a的间隙32的图形。

另外，本发明的层叠电子部件并不限定于层叠陶瓷电容器，能够适用于其他层叠电子部件。作为其他层叠电子部件是电介质层通过内部电极被层叠的所有电子部件，例如可以列举带通滤波器、片式电感器、层叠三端子滤波器、压电元件、片式热敏电阻、片式电阻、其他表面实装(SMD)片式电子部件等。

【实施例】

以下是进一步根据详细的实施例来说明本发明，但是本发明并不限定于这些实施例。

实施例1

如以下所述制作试样号1～试样号10电容器试样，实行表示内部电极层的引入距离分散程度的CV值的测定和绝缘电阻不良率的评价。

首先，用球磨机来混合并使BaTiO₃类陶瓷粉末：100重量分；聚乙烯醇缩丁醛：10重量分；作为可塑剂的邻苯二甲酸二辛酯(DOP)：5重量分；作为溶剂的乙醇：100重量分膏体化，从而制得内侧坯料薄片用膏体。

另外，与上述步骤分开来由三轴轧辊机来混炼并使Ni粒子：44.6重量分；松油醇：52重量分；乙基纤维素：3重量分；苯并三唑：0.4重量分膏体化，从而制作出内部电极层用膏体。

再有，相对于内部电极层用膏体100重量分添加15.0重量分的作为共同材料的BaTiO₃，由三轴轧辊机进行混炼，从而制作出第n层用内部电极层用膏体。

另外，相对于内部电极层用膏体100重量分添加30.0重量分的作为共同材料的BaTiO₃，由三轴轧辊机进行混炼，从而制作出第n+1层用内部电极层用膏体。

就这样制作了第n层用内部电极层用膏体和第n+1层用内部电极层用膏体。

使用由以上所述步骤进行制作的内侧坯料薄片用膏体，在PET薄膜上以干燥后的厚度成为7μm的形式形成内侧坯料薄片。接着，在这之上使用第n层用的内部电极层用膏体并以规定图形形成第n层内部电极图形层12a，之后，从PET薄膜剥离薄片并获得具有第n层内部电极图形层12a的内侧坯料薄片10a。

另外，使用由以上所述步骤进行制作的内侧坯料薄片用膏体，在PET薄膜上以干燥后的厚度成为7μm的形式形成内侧坯料薄片10a。接着，在这之上使用第n+1层用的内部电极层用膏体并以规定图形形成第n+1层内部电极图形层12a，之后，从PET薄膜剥离薄片并获得具有第n+1层内部电极图形层12a的内侧坯料薄片10a。

就这样交替层叠具有共同材料含量不同的内部电极图形层12a的2种内侧坯料薄片，从而制造出图4所表示的内部层叠体13a。

接着，在内部层叠体13a的上下使用外侧坯料薄片用膏体来形成适当枚数的外侧坯料薄片11a，在层叠方向上进行加压粘结从而制得坯料层叠体。外侧坯料薄片用膏体是由与内侧坯料薄片用膏体相同的方法来制得。

接着，如图5Aa、图5Ab、图6A以及图6B所示沿着C1截面以及C2截面切断坯料层叠体从而获得坯料贴片。

接着，以以下所述条件对于所获得的坯料贴片实行脱胶粘剂处理、烧成以及退火处理从而获得元件主体3.

脱胶粘剂处理条件分别为升温速度：60℃/小时；保持温度：260℃；保持时间：8小时；氛围气体：空气。

烧成条件分别为升温速度：200℃/小时；保持温度：1000℃～1200℃；温度保持时间：2小时。冷却速度为200℃/小时。还有，氛围气体为加湿了的N₂+H₂混合气体。

退火条件分别为升温速度：200℃/小时；保持温度：500℃～1000℃；温度保持时间：2小时。冷却速度：200℃/小时；氛围气体：加湿了的N₂氮气。

还有，加湿器被使用于烧成以及退火的时候的氛围气体的加湿。

在退火之后，实行内部电极层的X轴的端部的绝缘化处理。通过用FeCl₃浓度为15重量％的蚀刻溶液来实行湿式蚀刻从而将内部电极层的X轴端部引入到内侧并实行绝缘化。蚀刻时间如表1所述。

接着，使用混合机来混炼玻璃粉末、将乙基纤维素作为主成分的胶粘剂、分散介质即松油醇以及丙酮，从而调制出绝缘层用膏体。

在由浸渍而将绝缘层用膏体涂布于元件主体3的X轴方向端面的整个面、Y轴方向端面的X轴方向端部、Z轴方向端面的X轴方向端部之后，使之干燥，使用皮带输送炉来对所获得的贴片实行脱胶粘剂处理以及烧结处理，将绝缘层16形成于元件主体3并获得陶瓷烧结体4。绝缘层用膏体的干燥、脱胶剂处理以及烧结处理的条件如以下所述。

＜干燥＞

温度：180℃

＜脱胶粘剂处理＞

升温速度：1000℃/小时

保持温度：500℃

温度保持时间：0.25小时

氛围气体：空气

＜烧结＞

升温速度：700℃/小时

保持温度：700℃～1000℃

温度保持时间：0.5小时

氛围气体：加湿了的N₂氮气

由滚筒处理来对所制得的陶瓷烧结体4的Y轴方向的端面实行研磨。

接着，混炼平均粒径为0.4μm的球状Cu粒子和薄片状Cu粉的混合物100重量分、有机载体(将乙基纤维素树脂5重量分溶解于丁基卡必醇95重量分的混合物)30重量分、以及丁基卡必醇6重量分，从而获得被膏体化了的外部电极用膏体。

将所获得的外部电极用膏体图形复制至陶瓷烧结体4的Y轴方向的端面，在N₂氛围气体中以850℃烧成10分钟并形成外部电极，从而制得层叠陶瓷电容器2。

如以上所述进行处理制造的电容器试样(层叠陶瓷电容器2)的尺寸为3.2mm×2.5mm×1.5mm，内侧电介质层10为十层。还有，内部电介质层10的厚度为5.0μm，内部电极层12的厚度大约为1.2μm，由绝缘层16构成的间隙部的X轴方向的宽度Wgap大约为20.0μm。

用以下所述方法来测定或评价所制得的电容器试样等。

＜CV值＞

电容器试样以使Y轴方向的端面朝下进行竖立的形式实行树脂掩埋，沿着层叠陶瓷电容器2的Y轴方向研磨另一方端面，从而获得元件主体3的Y轴方向的长度成为1/2L0的研磨截面。接着，对于该研磨截面实行离子铣削，从而除去由研磨引起的底切(undercut)。就这样进行处理从而获得观察用截面。

接着，对于1个试样的截面在20个地方测定图3A所表示的内部电极层12的X轴方向的端部的引入距离。对10个电容器试样实行这个处理。求得被测定的200个地方的引入距离的平均值d_a，由以上所述式(1)求得CV值。还有，对于内部电极层12有缺损的地方没有计数。

在引入距离的测定过程中是使用数码显微镜(KEYENCE CORPORATION制的VHX显微镜)，以5000倍镜头实行观察以及测定。还有，因为在以数字显示器进行观察的时候通过用内光模式来进行观察从而在明亮度低的绝缘层16与明亮度高的Ni之间出现明确的差异，所以能够判断绝缘层16与含有Ni的内部电极层12的边界。其结果被表示于表1中。

＜绝缘电阻不良率＞

在室温环境下以测定电压为4V以及测定时间为30秒的条件用数字式电阻计(ADVANTEST公司制的R8340)来对100个电容器试样的绝缘电阻实行测定。根据电容器试样的电极面积以及内侧电介质层10的厚度计算出平均电阻率值。其结果被表示于表1中。电阻率越高越好，相对于全部测定试样如果电阻率的值为小于1.0×10⁹Ωcm的试样在25％以下的话则判断为良好，如果在15％以下的话则判断为更好。在表1中绝缘电阻不良率的良好顺序记作为○→△→×。

【表1】

根据试样号1～试样号10的测定结果，CV值为1.0以下的情况与CV值为1.198的情况(试样号9)以及CV值为2.241的情况(试样号10)相比能够确认其绝缘电阻不良率为良好。再有，CV值为0.05以上1.0以下的情况与CV值为0.023的情况(试样号1)相比能够确认其绝缘电阻不良率为更好。

试样号1的情况为CV值比较低，即因为引入距离没有分散，所以如果对内侧电介质层实行薄层化的话则会有电场容易集中于内部电极层的X轴方向的端部的倾向，从而认为绝缘电阻不良率与试样号2～8的情况相比较相对变高。

试样号9以及试样号10的情况为CV值过高，即因为引入距离的分散过大所以容易发生结构缺陷，作为结果被认为绝缘电阻不良率与试样号1～8的情况相比较相对变高。

实施例2

除了如表2所表示的那样改变蚀刻溶液的FeCl₃浓度和蚀刻时间之外，其余均以与实施例1相同的方法制作试样号11～试样号24的电容器试样，实行Q值的测定并评价绝缘电阻不良率、静电电容比(C/C40)以及绝缘破坏电压不良率。其结果被表示于表2中。另外，对于试样号13来说也就是再测定一次CV值。其结果被表示于表3。

还有，试样号11～试样号24的绝缘电阻不良率和试样号13的CV值的测定是以与实施例1相同的方法来实行。Q值的测定方法和静电电容比以及绝缘破坏电压不良率的评价方法如以下所述。

＜Q值＞

准备电容器试样，与CV值的情况相同制得观察用的截面。

接着，对于1个试样的截面在20个地方测定图3C所表示的内部电极层12的X轴方向的端部的引入距离，并测定内部电极层12之间的内侧电介质层10的厚度td_k。对10个电容器试样实行这个操作。根据被测定的200个地方的引入距离求得|d_k+1-d_k|的平均值并且求得内侧电介质层10的厚度td_k的平均值td_a，由上述式(2)求得Q值。还有，关于内部电极12缺损的地方没有计数。

在引入距离以及内侧电介质层10的厚度的测定中是使用数码显微镜(KEYENCE CORPORATION制的VHX显微镜)，以与上述CV值的情况相同的方法实行观察以及测定。其结果被表示于表2中。

＜静电电容比(C/C40)＞

在25℃环境下以1kHz和5.0Vrms的条件用数字式LCR表来测定100个电容器试样的静电电容，求得其平均值(C)。另外，在相同条件下，取100个与本实施例相同的贴片尺寸并且间隙部的宽度Wgap(侧隙)为40μm的现有产品并测定其静电电容，求得其平均值(C40)并且求得静电电容比(C/C40)。其结果被表示于表2中。判断结果如下，静电电容比(C/C40)1.2以上的情况为特别良好，1.0～1.1的情况为良好，小于1.0的情况为不良。还有，在表2中静电电容比(C/C40)为良好的程度顺序被记作为○→△→×。

＜绝缘破坏电压不良率＞

由破坏电压的测定计而以升温速度为10V/sec的条件连续将电压施加于电容器试样，将具有10mA电流的电压设定为破坏电压，再将除以内侧电介质层10的厚度的值作为破坏电压值。将以40V/μm以下的条件被绝缘破坏的电容器试样为不良，求得电容器试样100个中的不良率。其结果被表示于表2中。绝缘破壊电圧不良率为20％以下的情况被判断为良好，15％以下的情况被判断为更好，3％以下的情况被判断为非常好。还有，在表2中绝缘破坏电压不良率为良好的程度顺序被记作为◎→○→△→×。

【表2】

【表3】

根据试样号11～试样号24能够确认的是Q值为0.004以上0.300以下的情况(试样号13、14、16、17、18、21、22、23)与Q值为小于0.004的情况(试样号19以及24)相比，其静电电容比(C/C40)为良好。

另外，根据试样号11～试样号24能够确认的是Q值为0.004以上0.300以下的情况(试样号13、14、16、17、18、21、22、23)与Q值为超过0.300的情况(试样号11、12、15以及20)相比，其绝缘破坏电压不良率为良好。

Q值为小于0.004的情况(试样号19以及24)意味着邻接的内部电极层的引入距离的分散过大，由此，就可以认为与Q值为0.004以上的试样相比较相对会出现静电电容不良。

Q值超过0.300的情况(试样号11、12、15以及20)意味着邻接的内部电极层的引入距离的分散过小，由此，就可以认为与Q值为0.300以下的情况相比较相对绝缘破坏电压不良率会恶化。

实施例3

除了将包含于绝缘层16中的玻璃的组成以及软化点设定为表4所表示的数值；将绝缘层用膏体的烧结的时候的保持温度设定为700℃；将内侧电介质层的厚度设定为1.6μm之外，其余均以与实施例1相同方法来制作试样号25～试样号29的电容器试样，实行Q值的测定并评价绝缘电阻不良率、静电电容比(C/C40)、绝缘破坏电压不良率以及弯曲强度。其结果被表示于表5中。

还有，表4的试样号25～试样号29的玻璃中的BaO、SiO₂、Na₂O、Bi₂O₃的组成其总计含量没有成为100质量％，这是因为玻璃粉末除了BaO、SiO₂、Na₂O、Bi₂O₃之外还含有一些其他微量成分。

另外，试样号25～试样号29的Q值的测定、绝缘电阻不良率和静电电容比(C/C40)以及绝缘破坏电压不良率的评价是以与实施例1或者实施例2相同的方法来实行。弯曲强度的评价方法如以下所述。

＜弯曲强度＞

将电容器试样102实装于玻璃环氧基板104上(参照图7)，从箭头P1方向以弯曲量成为1.0mm的形式由推压棒106附加规定负荷5秒钟。然后，将静电电容与初期电容相比相对变化±10％以上的产品作为弯曲不良品，从而求得100个电容器试样中的弯曲不良品的比例。在本实施方式中，将小于15％的判断为良好并标注○。另外，对于15％以上的情况标注×。还有，本实施例所涉及的电容器试样102的内部结构与图1以及图2所表示的层叠陶瓷电容器2相同。

【表4】

【表5】

根据试样号25～试样号29能够确认的是作为玻璃成分而含有BaO以及SiO₂的情况(试样号28以及试样号29)与只含有BaO以及SiO₂中的任意一个的情况(试样号25～试样号27)相比弯曲强度相对良好。

在绝缘层中含有Si以及Ba两者的情况(试样号28以及试样号29)因为绝缘层含有与电介质层相同的组成，所以反应相变得容易形成于绝缘层与电介质层之间，并且绝缘层与元件主体的紧密附着性变强。其结果被认为即使将内侧电介质层的厚度减薄至1.6μm也能够相对于由弯曲引起的外部应力能够持有抵抗力，并且相对于弯曲强度能够获得良好的结果。

实施例4

除了如表6所述改变内侧电介质层10的厚度td_a之外其余均以与实施例1相同的方法制作试样号30～试样号32，实行非导体部18有无的确认和td_a的测定、绝缘电阻不良率和绝缘破坏电压不良率以及短路不良率的评价。其结果被表示于表6中。在“非导体部有无”这一栏将具有非导体部的情况记作为○，将没有非导体部的情况记作为×。

另外，如表6所述改变内侧电介质层10的厚度td_a，在对元件主体3实施湿式蚀刻之后，除了以以下所述条件进行氧化处理之外其余均以与实施例1相同的方法制作试样号33～试样号35的电容器试样，实行非导体部18有无的确认、非导体部18的平均宽度(WU_a)以及td_a的测定、绝缘电阻不良率和绝缘破坏电压不良率以及短路不良率的评价。其结果被表示于表6中。

还有，试样号30～试样号35的td_k的测定、绝缘电阻不良率以及绝缘破坏电压不良率的评价是以与实施例1以及实施例2相同的方法来实行的。非导体部18有无的确认方法、非导体部18的宽度(WU)的测定方法以及短路不良率的评价方法如后面所述。

＜氧化处理条件＞

升温速度：250℃/小时

保持温度：600℃

温度保持时间：12小时

氛围气体：大气

＜非导体部的宽度(WU)＞

准备电容器试样，与CV值的情况相同制得观察用的截面。

接着，对于1个试样的截面在20个地方测定图3B所表示的非导体部18的宽度WU。还有，如图3B所示对于1个地方的非导体部18来说将有最宽的部分设定为宽度WU。对于10个电容器试样实行该操作。根据被测定的200个地方的宽度WU求得宽度WU的平均值(宽度WU_a)。还有，关于内部电极层12缺损的地方没有计数。

在宽度WU的测定过程中是使用数码显微镜(日本KEYENCE CORPORATION制的VHX显微镜)，以5000倍镜头实行观察以及测定。还有，因为在以数字显示器进行观察的时候通过用内光模式来进行观察从而在明亮度低的NiO与明亮度高的Ni之间出现明确的差异，所以能够测定以NiO构成的非导体部18的宽度WU。其结果被表示于表6中。

＜短路不良率＞

使用绝缘电阻计(HEWLETT PACKARD公司制的E2377A)来测定各个电容器试样的电阻值，将电阻值成为100kΩ以下的样品确定为短路不良样品。对于100个电容器试样实行上述测定，将相对于经全部测定的样品的发生短路不良率的样品的比率作为短路不良率。其结果被表示于表6中。在本实施例中将15％以下判断为良好。另外，在表6中将短路不良率为15％以下的情况记作为○，将超过15％的情况记作为×。

【表6】

根据试样号30～试样号35能够确认的是具有非导体部的情况(试样号33～试样号35)与没有非导体部的情况(试样号30～试样号32)相比即使对内侧电介质层实行薄层化其短路不良率也为良好。

引起短路的最大原因是涂布绝缘物的时候的处理方式，内侧电介质层越薄越会处于一种短路不良率增大的倾向(试样号30～试样号32)，通过持有非导体部(试样号33～试样号35)从而就能够确认到短路不良率急剧降低。

实施例5

除了如表7所述改变内侧电介质层10的厚度td_a并且在湿式蚀刻了元件主体3之后以以下所述条件处理内部电极层12的端部之外其余均以与实施例1相同的方法制作试样号36～试样号38，实行非导体部18的平均宽度WU_a以及td_a的测定、绝缘电阻不良率和绝缘破坏电压不良率的评价。其结果被表示于表7中。还有，试样号36～试样号38的td_a的测定、绝缘电阻不良率和绝缘破坏电压不良率的评价是以与实施例1以及实施例2相同的方法来实行。

＜试样号36的内部电极层的端部的处理＞

内部电极层12的端部的氧化条件：箱型炉

升温速度：250℃/小时

保持温度：600℃

温度保持时间：12小时

氛围气体：大气

＜试样号37的内部电极层的端部的处理＞

内部电极层12的端部的氮化条件：氮化炉

升温速度：250℃/小时

保持温度：600℃

温度保持时间：12小时

氛围气体：NH₃

＜试样号38的内部电极层的端部的处理＞

内部电极层12的端部的合金条件为溅射。具体地来说将Cr作为靶物来对元件主体3的X轴方向的端面实行溅射。具体条件如以下所述。

电流值：40mA

溅射时间：60s×3次

之后，通过实行与试样号36的内部电极层12的端部的处理条件相同的热处理从而形成Ni-Cr的非导体覆盖膜。

【表7】

根据试样号36～试样号38能够确认的是将非导体部作为氧化物的情况(试样号36)、将非导体部作为氮化物的情况(试样号37)或者将非导体部作为Ni-Cr合金的情况(试样号38)即使对内侧电介质层实行薄层化其绝缘电阻不良率以及绝缘破坏电压不良率也为良好。就试样号36～试样号38而言被认为由于非导体部的存在而绝缘层与元件主体的粘结性变得牢固并且变得难以发生破壊电圧。

另外，能够确认的是将非导体部作为氧化物的情况(试样号36)与将非导体部作为氮化物的情况(试样号37)或者将非导体部作为Ni-Cr合金的情况(试样号38)相比绝缘破壊电圧不良率相对良好。产业上的利用可能性

如以上所述本发明所涉及的层叠电子部件作为被用于以小型高电容来进行使用的场合较多的笔记本电脑或智能手机的电子部件是有用的。

符号说明

2,102.层叠陶瓷电容器

3.元件主体

4.陶瓷烧结体

6.第1外部电极

8.第2外部电极

10.内侧电介质层

10a.内侧坯料薄片

11.外装区域

11a.外侧坯料薄片

12.内部电极层

12A,12B.伸出部

12a.内部电极图形层

13.内装区域

13a.内部层叠体

14.电容区域

15A,15B.抽出区域

16.绝缘层

16a.绝缘层延长部

18.非导体部

20.台阶差吸收层

32.内部电极图形层的间隙

104.基板

106.推压棒