屏蔽栅沟槽型功率MOS器件的工艺方法与流程

本发明涉及半导体器件制造领域，特别是指一种屏蔽栅沟槽型功率MOS器件工艺方法。

背景技术：

屏蔽栅沟槽型功率MOS器件，，是当前广泛使用的一种功率半导体器件，其是在半导体材料如硅衬底中刻蚀形成沟槽，淀积介质层之后填充多晶硅，且多晶硅在沟槽中分为上下两层。具体的制造工艺是，先在硅衬底上刻蚀出沟槽，然后淀积牺牲氧化层，再淀积衬垫氧化层，然后沟槽内填充多晶硅并回刻形成第一层多晶硅，然后淀积多晶硅层间介质氧化膜，制作栅氧化层等……，该工艺形成的屏蔽栅沟槽型功率MOS器件，导致Vramp测试性能较差。Vramp测试是对器件栅极加压并逐渐增加电压值一直到器件烧坏的测试，可以测得器件的阈值电压及击穿电压。经过对失效样品的分析，发现器件沟槽栅氧化层的下角处容易发生烧坏，即如图1及图2所示，图2是图1的失效部位放大图。具体分析原因，是由于在屏蔽栅沟槽型功率MOS器件制造工艺中，完成多晶硅层间介质氧化膜之后做沟槽栅氧化层氧化时，栅氧化层下角位置(及图2所示)临近多晶硅层间介质氧化膜氧化受阻，导致膜厚不足，即此处的绝缘介质厚度较其他位置的膜更薄，比如经过实际测量，下角处的膜厚为41纳米，而其他区域的平均膜厚为54纳米，从而下角处的耐压偏低形成一个易击穿点，沟槽栅极耐压不良。

技术实现要素：

本发明所要解决的技术问题在于提供一种屏蔽栅沟槽型功率MOS产品的工艺方法，能改善其Vramp性能。

本发明所述的屏蔽栅沟槽型功率MOS器件的工艺方法，包含如下的工艺步骤：

第1步，在硅衬底上进行沟槽刻蚀，然后形成牺牲氧化层；

第2步，淀积衬垫氧化层，淀积多晶硅并回刻，形成沟槽内的底层多晶硅；

第3步，进行多晶硅层间介质膜生长；

第4步，在整个硅片表面生长一层热氧化层；

第5步，回刻热氧化层；

第6步，形成栅氧化层；

第7步，淀积多晶硅及回刻，在沟槽内形成上层多晶硅。

所述第4步中，形成的热氧化层厚度为

所述第5步中，回刻热氧化层，将硅片表面形成的热氧化层全部去除。

经过第4步及第5步的热氧化层工艺之后，底层多晶硅上表面与沟槽侧壁的夹角处的硅露出面积增加，在第6步形成栅氧化层时，夹角处的硅衬底材质更容易氧化，形成的栅氧化层厚度均一性更好。

本发明所述的屏蔽栅沟槽型功率MOS器件的工艺方法，通过在牺牲氧化层工艺之后，先进行一次热氧化层工艺，使底层多晶硅的上表面边角处圆化，即底层多晶硅的上表面与沟槽侧壁的过渡更为平滑，相当于增加了硅衬底材质的露出面积，在后续栅氧化层的生成过程中，栅氧化层生长更好，膜厚均匀性更佳，降低了易击穿点的产生。

附图说明

图1是失效屏蔽栅沟槽型功率MOS器件沟槽栅氧化层的下角处容易发生烧坏的示意图。

图2是图1的失效部位(虚线圆圈注处)放大图。

图3-8是本发明工艺步骤示意图。

具体实施方式

本发明所述的一种屏蔽栅沟槽型功率MOS器件的工艺方法，包含如下的工艺步骤：

第1步，在硅衬底上进行沟槽刻蚀，然后形成牺牲氧化层；如图3所示。

第2步，淀积衬垫氧化层，淀积多晶硅并回刻，形成沟槽内的底层多晶硅；如图4所示。

第3步，进行多晶硅层间介质氧化膜生长；如图5所示。

第4步，在整个硅片表面生长一层热氧化层；形成的热氧化层厚度为如图6所示。

第5步，回刻热氧化层；将硅片表面形成的热氧化层全部去除。经过热氧化层工艺之后，底层多晶硅上表面与沟槽侧壁的夹角过渡更加平滑，露出面积增加。如图7所示，与热氧化层工艺之前的图5所示的几乎为直角的边角，图7中多晶硅上方与沟槽侧壁的过渡明显更为平滑。

第6步，形成栅氧化层；夹角处的硅衬底材质由于与氧接触面积增大而更容易氧化，形成的栅氧化层厚度均匀性更好。如图8所示。

第7步，淀积多晶硅及回刻，在沟槽内形成上层多晶硅，工艺完成。

经过上述工艺，在传统的易击穿点位置，实际测得的膜厚为45nm，比传统的易击穿点的膜厚41nm厚了约4nm，而Vramp耐压值则提升了2V。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。