一种氧化物薄膜晶体管、阵列基板及制作方法与流程

本发明涉及显示技术领域，尤其涉及一种氧化物薄膜晶体管、阵列基板及制作方法。

背景技术：

在平板显示技术领域，薄膜晶体管显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低等优点，逐渐在当今平板显示市场占据了主导地位。

随着TFT-LCD技术的发展，氧化物薄膜晶体管(Oxide Thin Film Transistor，简称Oxide TFT)技术也越来越成熟，它具有较高的载流子迁移率、低漏电流、TFT均一性好等优点，能应用于低频驱动等，特别的，它还能应用在被称为下一代显示技术的有机发光二极管显示器上。

Oxide TFT的制作方法通常包括以下步骤：1)形成栅电极的图形；2)形成栅绝缘层；3)形成氧化物半导体层的图形；4)形成源电极和漏电极的图形。在形成源电极和漏电极的图形的过程中，通常情况下采用湿刻工艺对用于形成源电极和漏电极的源漏金属层进行刻蚀。但是采用湿刻工艺，会造成形成的源漏金属层的图形的CD bias(直径偏差)较大。为克服该问题，可以采用干刻工艺对源漏金属层进行刻蚀，以获得更小的CD bias，但是，干刻工艺中存在的plasma(等离子体)会严重影响到氧化物半导体层，进而影响到Oxide TFT的特性。

技术实现要素：

有鉴于此，本发明提供一种氧化物薄膜晶体管、阵列基板及制作方法，用于解决在使用干刻工艺形成氧化物薄膜晶体管的源电极和漏电极时，干刻工艺中存在的等离子体会对氧化物薄膜晶体管的氧化物半导体层造成损害的问题。

为解决上述技术问题，本发明提供一种氧化物薄膜晶体管的制作方法，包括：

形成氧化物半导体层的图形和保护层的中间图形，其中，所述保护层的中间图形至少覆盖所述氧化物半导体层的处于源电极和漏电极之间的区域；

形成源电极和漏电极的图形，其中，在形成源电极和漏电极的图形的过程中，采用干刻工艺对用于形成所述源电极和漏电极的源漏金属层进行刻蚀；

采用一刻蚀溶液对未被所述源电极和漏电极的图形覆盖的保护层进行湿刻，其中，所述保护层采用的材料在所述刻蚀溶液中的刻蚀速率大于所述源电极、漏电极以及氧化物半导体层采用的材料在所述刻蚀溶液中的刻蚀速率。

优选地，所述保护层采用的材料为导电材料，其中，通过一次构图工艺形成氧化物半导体层的图形和保护层的中间图形，所述保护层的中间图形完全覆盖所述氧化物半导体层的上表面。

优选地，所述保护层采用的材料包括：IZO、ZnO和ZnON。

本发明还提供一种阵列基板的制作方法，包括：

形成氧化物薄膜晶体管的步骤，所述氧化物薄膜晶体管采用上述氧化物薄膜晶体管的制作方法形成。

优选地，所述阵列基板的制作方法还包括：

形成低温多晶硅薄膜晶体管的步骤；

其中，当所述阵列基板应用于液晶显示面板时，所述低温多晶硅薄膜晶体管位于所述阵列基板的周边电路区域中，所述氧化物薄膜晶体管位于所述阵列基板的显示区域中；

当所述阵列基板为有机发光二极管阵列基板时，所述低温多晶硅薄膜晶体管为开关薄膜晶体管，所述氧化物薄膜晶体管为驱动薄膜晶体管。

优选地，所述低温多晶硅薄膜晶体管的栅电极的图形与所述氧化物薄膜晶体管的栅电极的图形通过一次构图工艺形成，所述低温多晶硅薄膜晶体管的源电极和漏电极的图形与所述氧化物薄膜晶体管的源电极和漏电极的图形通过一次构图工艺形成。

本发明还提供一种氧化物薄膜晶体管，采用上述氧化物薄膜晶体管的制作方法形成。

优选地，所述氧化物薄膜晶体管具体包括：

栅电极的图形；

栅绝缘层；

氧化物半导体层的图形；

保护层的图形，所述保护层的图形位于所述氧化物半导体层的源电极接触区和漏电极接触区，所述保护层采用的材料为导电材料；

源电极和漏电极的图形，所述源电极和漏电极的图形覆盖所述保护层的图形。

本发明还提供一种阵列基板，采用上述阵列基板的制作方法形成。

优选地，所述阵列基板具体包括：

氧化物薄膜晶体管和低温多晶硅薄膜晶体管；

其中，当所述阵列基板应用于液晶显示面板时，所述低温多晶硅薄膜晶体管位于所述阵列基板的周边电路区域中，所述氧化物薄膜晶体管位于所述阵列基板的显示区域中；

当所述阵列基板为有机发光二极管阵列基板时，所述低温多晶硅薄膜晶体管为开关薄膜晶体管，所述氧化物薄膜晶体管为驱动薄膜晶体管。

本发明的上述技术方案的有益效果如下：

本发明实施例中，采用干刻工艺形成氧化物薄膜晶体管的源电极和漏电极的图形，可以使得源漏金属层的图形具有更小的CD bias，并且由于氧化物半导体层的处于源电极和漏电极之间的区域(即氧化物半导体层的沟道区域)上覆盖有保护层，因而，在采用干刻工艺对源漏金属层进行刻蚀时，干刻工艺中的等离子体不会对氧化物半导体层造成损害。

另外，在对保护层进行刻蚀时，由于保护层采用的材料在刻蚀溶液中的刻蚀速率大于源电极和漏电极采用的材料以及氧化物半导体层采用的材料在该刻蚀溶液中的刻蚀速率，因而不会对源电极、漏电极以及氧化物半导体层造成影响。

附图说明

图1为本发明一实施例的氧化物半导体层的图形和保护层的中间图形的结构示意图；

图2为本发明另一实施例的氧化物半导体层的图形和保护层的中间图形的结构示意图；

图3为本发明又一实施例的氧化物半导体层的图形和保护层的中间图形的结构示意图；

图4-8为本发明实施例一的氧化物薄膜晶体管的制作方法示意图；

图9-12为本发明实施例二的氧化物薄膜晶体管的制作方法示意图；

图13-20为本发明实施例三的阵列基板的制作方法示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。

为解决在使用干刻工艺形成氧化物薄膜晶体管的源电极和漏电极时，干刻工艺中存在的等离子体会对氧化物薄膜晶体管的氧化物半导体层造成损害的问题，本发明的实施例提供一种氧化物薄膜晶体管的制作方法，包括：

步骤S11：形成栅电极的图形；

步骤S12：形成栅绝缘层；

步骤S13：形成氧化物半导体层的图形和保护层的中间图形，其中，所述保护层的中间图形至少覆盖所述氧化物半导体层的处于源电极和漏电极之间的区域；

氧化物半导体层的处于源电极和漏电极之间的区域即氧化物半导体层的沟道区域；

步骤S14：形成源电极和漏电极的图形，其中，在形成源电极和漏电极的图形的过程中，采用干刻工艺对用于形成所述源电极和漏电极的源漏金属层进行刻蚀；

步骤S15：采用一刻蚀溶液对未被所述源电极和漏电极的图形覆盖的保护层进行湿刻，其中，所述保护层采用的材料在所述刻蚀溶液中的刻蚀速率大于所述源电极、漏电极以及氧化物半导体层采用的材料在所述刻蚀溶液中的刻蚀速率。

本发明实施例中，采用干刻工艺形成氧化物薄膜晶体管的源电极和漏电极的图形，可以使得形成的源漏金属层的图形具有更小的CD bias，并且由于氧化物半导体层的处于源电极和漏电极之间的区域(即氧化物半导体层的沟道区域)上覆盖有保护层，因而，在采用干刻工艺对源漏金属层进行刻蚀时，干刻工艺中的等离子体不会对氧化物半导体层造成损害。

另外，在对保护层进行刻蚀时，由于保护层采用的材料在刻蚀溶液中的刻蚀速率大于源电极和漏电极采用的材料以及氧化物半导体层采用的材料在该刻蚀溶液中的刻蚀速率，因而不会对源电极、漏电极以及氧化物半导体层造成影响。

在本发明的一实施例中，请参考图1，上述步骤S13中形成的保护层的中间图形104可以与氧化物半导体层103的图形完全相同，完全覆盖氧化物半导体层103的上表面。

在本发明的另一实施例中，请参考图2，上述步骤S13中形成的保护层的中间图形104除了完全覆盖氧化物半导体层104的上表面之外，还覆盖氧化物半导体层104的侧面。

本发明的另一实施例中，请参考图3，上述步骤S13中形成的保护层的中间图形104可以仅覆盖所述氧化物半导体层103的处于源电极和漏电极之间的区域(即沟道区域)，即，不覆盖氧化物半导体层103的源电极接触区和漏电极接触区。

下面对具有图1所示结构的氧化物薄膜晶体管的制作方法举例进行说明。

实施例一

请参考图4-图8，本发明的实施例一提供一种氧化物薄膜晶体管的制作方法，包括：

步骤S21：请参考图4，形成栅电极101的图形和栅绝缘层102；

步骤S22：请参考图5，通过一次构图工艺形成氧化物半导体层103的图形和保护层的中间图形104，其中，所述保护层的中间图形104完全覆盖所述氧化物半导体层103的上表面。

由于氧化物半导体层103的图形和保护层的中间图形104通过一次构图工艺形成，因而可以减少掩膜数量，降低工艺成本。

步骤S23：请参考图6，形成源漏金属层105；

步骤S24：请参考图7，形成源电极1051和漏电极1052的图形，其中，在形成源电极1051和漏电极1052的图形的过程中，采用干刻工艺对用于形成所述源电极1051和漏电极1052的源漏金属层105进行刻蚀；

步骤S25：请参考图8，采用一刻蚀溶液对未被所述源电极1051和漏电极1052的图形覆盖的保护层进行湿刻，形成保护层的最终图形104’，其中，所述保护层采用的材料为导电材料，且在所述刻蚀溶液中的刻蚀速率大于所述源电极1051、漏电极1052以及氧化物半导体层103采用的材料在所述刻蚀溶液中的刻蚀速率。

由于保护层采用的材料为导电材料，能够导电，因而形成的保护层的最终图形104’能够作为氧化物薄膜晶体管的欧姆接触层，从而提高氧化物薄膜晶体管的性能。

本发明实施例中，氧化物半导体层采用的材料可以为IGZO(铟镓锌氧化物)等。

本发明实施例中，保护层采用的材料可以包括：IZO(氧化铟锌)、ZnO(氧化锌)和ZnON(氮氧化锌)等。

下面对具有图3所示结构的氧化物薄膜晶体管的制作方法举例进行说明。

实施例二

请参考图9-图12，本发明的实施例二提供一种氧化物薄膜晶体管的制作方法，包括：

步骤S31：请参考图9，形成栅电极101的图形和栅绝缘层102；

步骤S32：再次请参考图9，分别形成氧化物半导体层103的图形和保护层的中间图形104，其中，所述保护层的中间图形104仅覆盖所述氧化物半导体层103的处于源电极和漏电极之间的区域(即沟道区域)，即，不覆盖氧化物半导体层103的源电极接触区和漏电极接触区。

步骤S33：请参考图10，形成源漏金属层105；

步骤S34：请参考图11，形成源电极1051和漏电极1052的图形，其中，在形成源电极1051和漏电极1052的图形的过程中，采用干刻工艺对用于形成所述源电极1051和漏电极1052的源漏金属层105进行刻蚀；

步骤S35：请参考图12，采用一刻蚀溶液对未被所述源电极1051和漏电极1052的图形覆盖的保护层进行湿刻，其中，所述保护层采用的材料在所述刻蚀溶液中的刻蚀速率大于所述源电极1051、漏电极1052以及氧化物半导体层103采用的材料在所述刻蚀溶液中的刻蚀速率。

本发明实施例中，步骤S35中，保护层的中间图形104被完全刻蚀掉。

本发明实施例中，由于保护层的中间图形104会最终被完全刻蚀掉，因而保护层可以采用导电材料，也可以采用非导电材料。

本发明实施例中，氧化物半导体层采用的材料可以为IGZO(铟镓锌氧化物)等。

本发明实施例还提供一种阵列基板的制作方法，该制作方法包括：形成氧化物薄膜晶体管的步骤，所述氧化物薄膜晶体管采用上述任一实施例中所述的氧化物薄膜晶体管的制作方法形成。

为了获得更好的显示效果，在本发明的一实施例中，所述阵列基板可以为采用低温多晶氧化物(LTPO)技术的薄膜晶体管阵列基板，LTPO技术是在LTPS TFT(低温多晶硅薄膜晶体管)基础上采用Oxide TFT(氧化物薄膜晶体管)的一种新型结构，即阵列基板同时包括低温多晶硅薄膜晶体管和氧化物薄膜晶体管。氧化物薄膜晶体管具有较高的载流子迁移率、低漏电流、TFT均一性好等优点，能应用于低频驱动等，特别的，它还能应用在被称为下一代显示技术的有机发光二极管显示器上。而，低温多晶硅薄膜晶体管(Low Temperature Poly-Silicon Thin Film Transistor，简称LTPS TFT)的载流子迁移率更高，且特性更稳定，更容易实现窄边框和高PPI。同时包括低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阵列基板可以综合低温多晶硅薄膜晶体管和氧化物薄膜晶体管的优点，获得更好的显示效果。

因而，本发明的阵列基板的制作方法，除了包括形成氧化物薄膜晶体管的步骤之外，还包括：形成低温多晶硅薄膜晶体管的步骤。

其中，当所述阵列基板应用于液晶显示面板时，所述低温多晶硅薄膜晶体管位于所述阵列基板的周边电路区域中，以增强驱动能力和实现窄边框技术，所述氧化物薄膜晶体管位于所述阵列基板的显示区域中，利用氧化物薄膜晶体管的低漏电流优点，实现低频驱动低功耗。

当所述阵列基板为有机发光二极管阵列基板时，所述低温多晶硅薄膜晶体管为开关薄膜晶体管，以增强驱动能力，所述氧化物薄膜晶体管为驱动薄膜晶体管，利用氧化物薄膜晶体管的低漏电流优点，实现低频驱动低功耗，以达到更好的显示效果。

优选地，所述低温多晶硅薄膜晶体管的源电极和漏电极的图形与所述氧化物薄膜晶体管的源电极和漏电极的图形通过一次构图工艺形成，从而减少掩膜数量，降低生产成本。

为了实现高PPI的目的，在对LTPS TFT的源漏金属层进行刻蚀时，一般采用干刻的方法，这是因为干刻能获得更小的CD bias，有利于减小周边走线的空间，达到窄边框的目的。由于低温多晶硅薄膜晶体管的源电极和漏电极的图形与氧化物薄膜晶体管的源电极和漏电极的图形通过一次构图工艺形成，因而干刻时的plasma会严重影响到Oxide TFT的沟道，进而影响到Oxide TFT特性。如果对源漏金属层采用湿刻工艺进行刻蚀，则形成的图形的CD bias较大，不利于实现窄边框。

因而，本发明实施例中，对Oxide TFT的沟道进行特殊处理，即在Oxide TFT沟道上增加一层保护层，采用干刻工艺形成源漏金属层的图形时，保护层能够保护Oxide TFT的沟道不受干刻plasma的影响，即起到保护Oxide TFT特性的目的，同时又能够保证源漏金属层获得较小的CD bias，达到窄边框的目的。

另外，优选地，所述低温多晶硅薄膜晶体管的栅电极的图形与所述氧化物薄膜晶体管的栅电极的图形通过一次构图工艺形成，从而减少掩膜数量，降低生产成本。

下面举例对本发明实施例中的采用低温多晶氧化物技术的薄膜晶体管阵列基板的直走方法进行说明。

实施例三

请参考图13-图20，本发明的实施例三提供一种阵列基板的制作方法，包括：

步骤S41：请参考图13，在衬底基板201上形成LTPS TFT的多晶硅(P-si)半导体层202；

步骤S42：请参考图14，形成栅绝缘层203；

步骤S43：请参考图15，通过一次构图工艺，形成LTPS TFT的栅电极2041和Oxide TFT的栅电极2042的图形；

步骤S44：请参考图16，形成层间介质层(LID)205；

步骤S45：请参考图17，依次形成氧化物半导体层和保护层；并通过一次构图工艺，形成氧化物半导体层的图形206，和保护层的中间图形207。

本发明实施例中，氧化物半导体层采用IGZO材料形成，保护层采用IZO材料形成；

步骤S46：请参考图18，形成源漏金属层的图形，源漏金属层的图形包括LTPS TFT的源电极2081和漏电极2082，以及Oxide TFT的源电极2083和漏电极2084，在形成源漏金属层的图形的过程中，采用干刻工艺对源漏金属层进行刻蚀。

本发明实施例中，源漏金属层采用的材料为Ti/Al/Ti，厚度约为500/6000/500。

干刻时，plasma一般为BCl₃(三氯化硼)+Cl₂(氯气)，由于IZO能够起到很好的耐干刻作用，因此能够有效保护IGZO不受干刻plasma的影响，从而保护Oxide TFT特性不受影响。

步骤S47：请参考图19，采用湿刻工艺对保护层的中间图形207进行湿刻(采用产线量产使用的IZO刻蚀药液即可)，去掉沟道上方的IZO，形成保护层的最终图形207’。

IZO刻蚀药液基本上刻蚀不了Ti和Al金属，所以源漏金属层的CD bias不会增大。因此，本发明实施例中的方法，既能保证源漏金属层CD bias不会增大，又能保证Oxide TFT沟道不受干刻Plasma的影响。

步骤S48：请参考图20，形成树脂层209。

本发明实施例中，在形成LTPS TFT的过程中，为了提高LTPS TFT的性能，还可以对p-Si进行Doping(掺杂)，使p-Si与源电极和漏电极接触处形成欧姆接触，在进行Doping时，可以采用LTPS TFT的栅电极来做Mask(掩膜)，避免沟道区的p-Si被Doping。

本发明实施例还提供一种氧化物薄膜晶体管，采用上述任一实施例中所述的氧化物薄膜晶体管的制作方法形成。

在本发明的一优选实施例中，所述氧化物薄膜晶体管具体包括：

栅电极的图形；

栅绝缘层；

氧化物半导体层的图形；

保护层的图形，所述保护层的图形位于所述氧化物半导体层的源电极接触区和漏电极接触区；

源电极和漏电极的图形，所述源电极和漏电极的图形覆盖所述保护层的图形。

本发明实施例还提供一种阵列基板，采用上述任一实施例中所述的阵列基板的制作方法形成。

在本发明的一优选实施例中，所述阵列基板具体包括：

氧化物薄膜晶体管和低温多晶硅薄膜晶体管；

其中，当所述阵列基板应用于液晶显示面板时，所述低温多晶硅薄膜晶体管位于所述阵列基板的周边电路区域中，所述氧化物薄膜晶体管位于所述阵列基板的显示区域中；

当所述阵列基板为有机发光二极管阵列基板时，所述低温多晶硅薄膜晶体管为开关薄膜晶体管，所述氧化物薄膜晶体管为驱动薄膜晶体管。

除非另作定义，本发明中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。