1.一种集成压敏电阻，其特征在于：包括压敏电阻集成芯片，所述压敏电阻集成芯片包括两颗以上的压敏电阻芯片（1），所述的两颗以上的压敏电阻芯片（1）从上到下或从左到右排列，所述压敏电阻集成芯片的上、下侧或左、右侧以及压敏电阻集成芯片中每两个压敏电阻芯片（1）之间各焊接有一个电极，所有的电极的自由端位于所述集成压敏电阻的下侧，所述集成压敏电阻的外侧设有保护层（2），所述保护层将整个所述压敏电阻集成芯片以及部分电极包裹，使所述电极的自由端裸露在外。
2.如权利要求1所述的集成压敏电阻，其特征在于：所述压敏电阻集成芯片包括左、右排列的两颗压敏电阻芯片（1），所述压敏电阻集成芯片的左、右侧以及压敏电阻集成芯片中两颗压敏电阻芯片（1）之间各焊接有一根针式电极（3），所述针式电极（3）的下端为自由端，所述保护层（2）将整个所述压敏电阻集成芯片以及针式电极（3）的上端包裹，使每根针式电极（3）的自由端裸露在外。
3.如权利要求1所述的集成压敏电阻，其特征在于：所述压敏电阻集成芯片包括左、右排列的三颗压敏电阻芯片（1），所述压敏电阻集成芯片的左、右侧以及压敏电阻集成芯片中每两颗压敏电阻芯片（1）之间各焊接有一根针式电极（3），所述针式电极（3）的下端为自由端，所述保护层（2）将整个所述压敏电阻集成芯片以及针式电极（3）的上端包裹，使每根针式电极（3）的自由端裸露在外。
4.如权利要求1所述的集成压敏电阻，其特征在于：所述压敏电阻集成芯片包括上、下排列的两颗压敏电阻芯片（1），所述压敏电阻集成芯片的上、下侧以及压敏电阻集成芯片中两颗压敏电阻芯片（1）之间各焊接有一片电极片（4），所述电极片（4）的下端为自由端，延伸至所述集成压敏电阻的下侧，所述保护层（2）将整个所述压敏电阻集成芯片以及电极片（4）自由端以外的电极片包裹，使每片电极片（4）的自由端裸露在外。
5.如权利要求1所述的集成压敏电阻，其特征在于：所述压敏电阻集成芯片包括上、下排列的三颗压敏电阻芯片（1），所述压敏电阻集成芯片的上、下侧以及压敏电阻集成芯片中每两颗压敏电阻芯片（1）之间各焊接有一片电极片（4），所述电极片（4）的下端为自由端，延伸至所述集成压敏电阻的下侧，所述保护层（2）将整个所述压敏电阻集成芯片以及电极片自由端以外的电极片（4）包裹，使每片电极片（4）的自由端裸露在外。
6.如权利要求1-5中任意一项所述的集成压敏电阻，其特征在于：所述压敏电阻芯片（1）为圆形、方形或多边形。
7.如权利要求1-5中任意一项所述的集成压敏电阻，其特征在于：所述压敏电阻芯片（1）的型号相同或不同。
8.如权利要求1-5中任意一项所述的集成压敏电阻，其特征在于：所述保护层（2）的制作材料为高温涂装粉、低温涂装粉、环氧树脂或塑料。
9.如权利要求1所述的集成压敏电阻，其特征在于：所述电极的制作材料为裸铜、镀锡铜、镀银铜、铝或镀锡钢。
10.如权利要求4-5中任意一项所述的集成压敏电阻，其特征在于：所述电极片（4）为圆形、方形、半圆形或不规则形。