技术总结
本实用新型公开了一种集成压敏电阻，涉及电子元器件技术领域。所述电阻包括压敏电阻集成芯片，所述压敏电阻集成芯片包括两颗以上的压敏电阻芯片，所述的两颗以上的压敏电阻芯片从上到下或从左到右排列，所述压敏电阻集成芯片的上、下侧或左、右侧以及压敏电阻集成芯片中每两个压敏电阻芯片之间各焊接有一个电极，所有的电极的自由端位于所述集成压敏电阻的下侧，所述集成压敏电阻的外侧设有保护层，所述保护层将整个所述压敏电阻集成芯片以及部分电极包裹，使所述电极的自由端裸露在外。所述电阻具有体积小、制作工艺简单、使用方便的优点。
技术研发人员：周全;周云福
受保护的技术使用者：广东百圳君耀电子有限公司
文档号码：201720025540
技术研发日：2017.01.10
技术公布日：2017.08.11