一种芯片级封装结构的制作方法

文档序号:13314747阅读:200来源:国知局
一种芯片级封装结构的制作方法

本实用新型实施例涉及屏蔽结构及其制备技术,尤其涉及一种芯片级封装结构。



背景技术:

屏蔽结构能够避免信号干扰,属于现有电路的常规设置。

现有技术中主要的屏蔽结构包括两种,一种是金属屏蔽罩,采用金属形成,能够与电路板上对应设置的屏蔽墙嵌扣,使得屏蔽墙内的芯片以及电子元器件被屏蔽。另一种是芯片模组上使用的屏蔽金属层,采用镀膜工艺形成于芯片模组塑封材料表面,用于屏蔽芯片模组中的各芯片以及电子元器件。

上述两种屏蔽结构屏蔽的均为部分电路,包括多个芯片和多个电子元器件,虽然被屏蔽的这部分电路不会受到外部电路信号的影响,但是这部分电路内部的芯片和电子元器件之间还存在相互间的信号干扰。此外,对于芯片模组上使用的屏蔽金属层,由于要在芯片模组外边缘为屏蔽金属层设置接地过孔,导致芯片模组的尺寸变大。



技术实现要素:

本实用新型提供一种芯片级封装结构,以避免芯片之间的信号干扰,减小芯片模组尺寸,简化芯片模组的构成工艺。

本实用新型实施例提供了一种芯片级封装结构,所述芯片级封装结构包括:

衬底;

形成于所述衬底第一表面上的集成电路,所述集成电路包括一个或多个电子元器件以及金属互联层;

形成于所述衬底除所述第一表面外的其他表面上的屏蔽金属层,所述屏蔽金属层与所述金属互联层电连接。

本实用新型实施例提供的芯片级封装结构包括衬底,形成于衬底第一表面上的集成电路,集成电路包括一个或多个电子元器件以及金属互联层,形成于衬底除第一表面外的其他表面上的屏蔽金属层,屏蔽金属层与金属互联层电连接,实现了芯片级屏蔽金属层的制备,避免了芯片之间的信号干扰,形成芯片模组后无需再制备模组级屏蔽金属层,达到了简化芯片模组构成工艺的有益效果,此外,芯片模组边缘也无需再设置模组级屏蔽金属层的接地过孔,进而减小了芯片模组的尺寸。

附图说明

为了更加清楚地说明本实用新型示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本实用新型所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。

图1是本实用新型实施例提供的一种芯片级封装结构的制备方法的流程示意图;

图2是形成多个集成电路后衬底的俯视结构示意图;

图3是沿图2中虚线AB的剖面结构示意图;

图4a是对衬底进行切割时的剖面结构示意图;

图4b是切割衬底后的剖面结构示意图;

图5是形成屏蔽金属层后的剖面结构示意图;

图6是进行二次切割时的剖面结构示意图;

图7是芯片级封装结构的剖面结构示意图。

具体实施方式

为更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本实用新型提出的一种射频集成电路及其制作方法的具体实施方式、结构、特征及其功效,详细说明如后。

本实用新型实施例提供了一种芯片级封装结构,所述芯片级封装结构包括:

衬底;

形成于所述衬底第一表面上的集成电路,所述集成电路包括一个或多个电子元器件以及金属互联层;

形成于所述衬底除所述第一表面外的其他表面上的屏蔽金属层,所述屏蔽金属层与所述金属互联层电连接。

本实用新型实施例提供的芯片级封装结构包括衬底,形成于衬底第一表面上的集成电路,集成电路包括一个或多个电子元器件以及金属互联层,形成于衬底除第一表面外的其他表面上的屏蔽金属层,屏蔽金属层与金属互联层电连接,实现了芯片级屏蔽金属层的制备,避免了芯片之间的信号干扰,形成芯片模组后无需再制备模组级屏蔽金属层,达到了简化芯片模组构成工艺的有益效果,此外,芯片模组边缘也无需再设置模组级屏蔽金属层的接地过孔,进而减小了芯片模组的尺寸。

以上是本申请的核心思想,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本实用新型保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型,但是本实用新型还可以采用其他不同于在此描述的其他实施方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广,因此本实用新型不受下面公开的具体实施例的限制。

其次,本实用新型结合示意图进行详细描述,在详述本实用新型实施例时,为便于说明,表示装置器件结构的示意图并非按照一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本实用新型保护的范围。此外,在实际制作中应包含长度、宽度以及高度的三维空间尺寸。

图1是本实用新型实施例提供的一种芯片级封装结构的制备方法的流程示意图。本实施例提供的芯片级封装结构的制备方法适用于制备具有芯片级屏蔽金属层的封装结构。

具体的,如图1所示,所述芯片级封装结构的制备方法具体包括如下:

步骤110、提供一衬底,在所述衬底上形成多个集成电路,所述集成电路包括一个或多个电子元器件以及金属互联层。

下面本实施例以衬底是硅衬底为例对芯片级封装结构的制备方法进行说明。图2是形成多个集成电路后衬底的俯视结构示意图。图3是沿图2中虚线AB的剖面结构示意图。如图2和图3所示,提供一衬底10,在衬底10上形成多个集成电路100,集成电路100包括一个或多个电子元器件101以及金属互联层102。

示例性的,如图2所示,多个所述集成电路100在所述衬底10上可以呈矩阵排列。

需要说明的是,集成电路100中的各电子元器件101尺寸较小,因此每片衬底10上形成的集成电路100数量较多,如图2所示。每个集成电路100经后续工艺处理后对应得到一个芯片级封装结构,示例性的,芯片级封装结构可以为芯片,为更清楚的示意出衬底上多个集成电路100的排布方式,图2的局部放大图把每个集成电路100表示为一个独立的矩形块,而实际生产中相邻集成电路100间并不存在明显的界限,如图3所示。同时参见图2和图3可知,图3示意出了三个相邻的集成电路100,各集成电路100间不存在明显的界限,更接近实际生产中集成电路100的设置情况。此外,继续参见图3,作为集成电路工艺中的一般步骤,多个集成电路100的金属互联层102同时形成。

还需要说明的是,图3仅以每个集成电路100包括两个晶体管为例进行说明,并非对集成电路100包括的电子元器件101种类、数量以及位置的限定。在本实施例的其他实施方式中,集成电路100包括的电子元器件101还可以包括除晶体管之外的其他元器件,例如电容或电阻等,电子元器件101的数量以及位置可以根据实际需要由设计人员进行合理的设置。此外,多个集成电路100可以相同,如图3所示;多个集成电路100也可以部分相同或各不相同,本实施例对此不做具体限定。

步骤120、在所述衬底远离所述集成电路的一侧切割所述衬底以划分所述多个集成电路,沿所述切割的切割线,露出所述金属互联层靠近所述衬底一侧的部分表面。

图4a是对衬底进行切割时的剖面结构示意图。图4b是切割衬底后的剖面结构示意图。如图4a所示,在衬底10远离集成电路100的一侧切割衬底10以划分多个集成电路100。如图4b所示,沿切割的切割线11,露出金属互联层102靠近衬底10一侧的部分表面。

需要说明的是,此步骤中的切割仅对衬底10进行切割,采用的切割工艺可以为多种。示例性的,可以采用激光切割工艺切割衬底10,作业人员能够通过参数的设置使得激光切割在衬底10与金属互联层102的界面处停止,进而实现精确的衬底10切割。可选的,也可以使用刀具对衬底10进行切割,但其作业速度可能低于激光切割。值得注意的是,如果有需要,在本步骤中可以做到任一层金属互联层102均不会被切割,以避免后续形成的屏蔽金属层与多层金属互联层102电连接导致的信号紊乱现象的发生。

还需要说明的是,切割线11的宽度由激光束宽度决定,可由作业人员根据需要进行设置。由于后续切割线11处衬底10的侧壁上需形成屏蔽金属层,因此,切割线11的宽度应参考屏蔽金属层的预设厚度进行设置,至少应大于屏蔽金属层厚度的两倍,为更方便屏蔽金属层的沉积,在不影响集成电路100正常工作的前提下,切割线11的宽度应尽可能设置的较大。

步骤130、在所述衬底远离所述集成电路的一侧形成屏蔽金属层,所述屏蔽金属层经所述切割线露出的衬底侧壁延伸至所述金属互联层,与所述金属互联层实现电连接。

图5是形成屏蔽金属层后的剖面结构示意图。如图5所示,在衬底10远离集成电路100的一侧形成屏蔽金属层20,屏蔽金属层20经切割线11露出的衬底10侧壁延伸至金属互联层102,与金属互联层102实现电连接。

在本实施例中,屏蔽金属层20可以采用多种镀膜方式形成,例如,可以采用薄膜溅射方式或电子束蒸发方式形成。

需要说明的是,多个集成电路100对应的屏蔽金属层20可以是一整层结构,能够在同一工艺步骤中形成,即相邻集成电路100对应的屏蔽金属层20存在连接关系,如图5所示。在本实施例的其他实施方式中,各集成电路100对应的屏蔽金属层20也可以分别形成,这种情况下,相邻集成电路100对应的屏蔽金属层20可以连接也可以不连接,能够通过调节各集成电路100对应屏蔽金属层20的覆盖范围进行设置。

还需要说明的是,本实施例中屏蔽金属层20电连接的金属互联层102部分接地,以实现屏蔽金属层20的接地设置。

进一步的,在所述衬底10远离所述集成电路100的一侧形成屏蔽金属层20之前,还可以包括:在所述衬底10远离所述集成电路100的一侧减薄所述衬底10。

步骤140、沿所述切割线进行二次切割,以获取多个分立的所述芯片级封装结构。

图6是进行二次切割时的剖面结构示意图。图7是芯片级封装结构的剖面结构示意图。如图6所示,沿切割线11进行二次切割,以获取多个如图7所示的芯片级封装结构。

可选的,所述切割和所述二次切割可以采用相同工艺进行。这样的设置使得两次切割能够采用同种设备,无需更换设备,降低了切割的设备成本。示例性的,所述切割和所述二次切割可以采用激光切割工艺进行。激光切割速度快且易通过设备参数调节实现精确的控制,是一种性能较好的切割工艺。可以理解的是,由于切割和二次切割的作用分别是分离衬底10和分离金属互联层102,因此,在本实施例的其他实施方式中,切割和二次切割也可以采用不同的工艺进行,例如,切割采用激光切割,二次切割采用道具切割。

可选的,在沿所述切割线进行二次切割之前,还可以包括:采用焊球阵列封装或栅格阵列封装的方式进行封装工艺。以形成芯片级封装结构的外接引脚,便于芯片的应用。

本实施例提供的技术方案,通过提供一衬底,在衬底上形成多个集成电路,集成电路包括一个或多个电子元器件以及金属互联层,在衬底远离集成电路的一侧切割衬底以划分多个集成电路,沿切割的切割线,露出金属互联层靠近衬底一侧的部分表面,在衬底远离集成电路的一侧形成屏蔽金属层,屏蔽金属层经切割线露出的衬底侧壁延伸至金属互联层,与金属互联层实现电连接,沿切割线进行二次切割,以获取多个分立的芯片级封装结构,实现了芯片级屏蔽金属层的制备,避免了芯片之间的信号干扰,形成芯片模组后无需再制备模组级屏蔽金属层,达到了简化芯片模组构成工艺的有益效果,此外,芯片模组边缘也无需再设置模组级屏蔽金属层的接地过孔,进而减小了芯片模组的尺寸。

本实用新型还提供了一种芯片级封装结构,继续参见图7,芯片级封装结构包括:衬底10,形成于所述衬底10第一表面上的集成电路100,所述集成电路100包括一个或多个电子元器件101以及金属互联层102,形成于所述衬底10除所述第一表面外的其他表面上的屏蔽金属层20,所述屏蔽金属层20与所述金属互联层102电连接。

其中,所述衬底10可以包括硅衬底、玻璃衬底、石英衬底以及蓝宝石衬底等衬底。

可选的,所述屏蔽金属层20可以包括至少一层导电金属层。

具体的,当所述屏蔽金属层20包括一层导电金属层时,所述屏蔽金属层20的材料可以包括铜。铜是一种性价比较高的屏蔽金属层材料,且存储量大,易获得。在本实施例的其他实施方式中,屏蔽金属层材料还可以是其他的导电金属材料,可根据具体情况进行选择。

当所述屏蔽金属层20包括三层导电金属层时,所述屏蔽金属层20可以包括靠近所述衬底10一侧的第一导电金属层、远离所述衬底10一侧的第三导电金属层以及位于所述第一导电金属层和所述第三导电金属层之间的第二导电金属层,所述第一导电金属层的厚度取值范围可以为100-300nm,所述第二导电金属层的厚度取值范围可以为10-20μm,所述第三导电金属层的厚度取值范围可以为1-5μm。

可选的,所述第一导电金属层的材料可以为铜、铝、银或金等金属材料,第一导电金属层可以作为种子层,采用无电镀方式(例如溅射或真空蒸发等)形成。所述第二导电金属层的材料可以为铜、铝、银或金等金属材料,并通常采用电镀工艺形成。此外,所述第三导电金属层的材料可以包括镍。第三导电金属层位于屏蔽金属层20的最外层,采用耐腐蚀性较强的金属镍材料形成第三导电金属层使得第三导电金属层能够作为保护层,避免第一导电金属层和第二导电金属层受到腐蚀,保证屏蔽金属层20具有较好的屏蔽特性。可以理解的是,在本实施例的其他实施方式中,第三导电金属层的材料也可以为其他与镍特性相似的金属材料。

当所述屏蔽金属层20包括至少两层导电金属层时,任意相邻所述导电金属层之间可以包括介电材料层。本实施例对介电材料层的层数不做具体限定,设计人员能够根据实际需要进行选择。

在本实施例中,所述至少一层导电金属层可以包括至少一层图形化导电金属层。图形化导电金属层可用于实现特定的电路结构,达到导电金属层复用的效果。

需要说明的是,当屏蔽金属层20包括多层导电金属层时,各导电金属层材料的种类可以部分相同或各不相同。实际应用中,不同芯片级封装结构对屏蔽效果的需求不同,可根据使用场景等条件对屏蔽金属层20包括的导电金属层层数以及材料进行设置。

还需要说明的是,屏蔽金属层20的结构、材料以及厚度均会影响屏蔽金属层20的屏蔽效果。因此,设计屏蔽金属层20时,需综合考虑应用场景等对芯片级封装结构屏蔽效果的要求以及上述三方面条件。

本实施例提供的芯片级封装结构包括衬底,形成于衬底第一表面上的集成电路,集成电路包括一个或多个电子元器件以及金属互联层,形成于衬底除第一表面外的其他表面上的屏蔽金属层,屏蔽金属层与金属互联层电连接,实现了芯片级屏蔽金属层的制备,避免了芯片之间的信号干扰,形成芯片模组后无需再制备模组级屏蔽金属层,达到了简化芯片模组构成工艺的有益效果,此外,芯片模组边缘也无需再设置模组级屏蔽金属层的接地过孔,进而减小了芯片模组的尺寸。

注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1