技术总结
本实用新型提供一种半导体结构，包括：衬底、导电互连结构、绝缘被覆层、绝缘气封层及线路间绝缘气囊；所述绝缘被覆层形成于导电互连结构中线路结构暴露的表面，且在所述线路结构之间形成有沟槽；所述绝缘气封层形成于绝缘被覆层上，并闭所述沟槽的开口，以形成在所述线路结构之间的线路间绝缘气囊，所述线路间绝缘气囊在所述绝缘被覆层的限制下不显露所述线路结构，并且在所述绝缘气封层的限制下具有高度不超过所述线路结构的上表面。本实用新型可以在不影响导电结构隔离效果的前提下，有效改善器件阻容延迟、降低导电线路之间的寄生电容、提高电子传输速率。并且线路间绝缘气囊的存在还可以降低绝缘气封层中的应力，有利于提高器件的稳定性。
技术研发人员：不公告发明人
受保护的技术使用者：睿力集成电路有限公司
文档号码：201721131536
技术研发日：2017.09.05
技术公布日：2018.03.30