半导体装置封装及制造半导体装置封装的方法与流程

本公开涉及半导体装置封装，且涉及衬底，所述衬底包含电介质层、包含互连结构的图案化导电层以及由互连结构围绕的互连元件。

背景技术：

半导体装置封装可包含互连元件(例如，导电通孔)，其在由绝缘/电介质层分隔或绝缘的两个或更多个导电层之间用于电连接。然而，这类结构在某些方面中可存在问题。

技术实现要素：

在一些实施例中，根据一个方面，衬底包含具有第一表面和与第一表面相反的第二表面的第一电介质层、邻近于第一电介质层的第一表面且包含互连结构的第一图案化导电层以及互连元件。互连元件从第一电介质层的第一表面延伸到第一电介质层的第二表面，且由互连结构围绕。

在一些实施例中，根据另一方面，衬底包含具有第一表面和与第一表面相反的第二表面的电介质层、邻近于电介质层的第一表面且包含互连结构的第一图案化导电层以及具有第一表面和第二表面且从第一表面到第二表面逐渐变细的互连元件。互连元件从电介质层的第一表面延伸到电介质层的第二表面，且由互连结构围绕。

在一些实施例中，根据另一方面，衬底包含具有第一表面和与第一表面相反的第二表面的第一电介质层、邻近于第一电介质层的第一表面且包含互连结构的第一图案化导电层、邻近于第一电介质层的第二表面的第二图案化导电层以及将第一图案化导电层电连接到第二图案化导电层且由互连结构围绕的互连元件。互连元件和第二图案化导电层的至少一部分形成为单体结构。

在一些实施例中，根据另一方面，半导体装置封装包含衬底及半导体装置。衬底包含具有第一表面和与第一表面相反的第二表面的电介质层、邻近于电介质层的第一表面且包含互连结构的第一图案化导电层以及具有第一表面和第二表面且从第一表面到第二表面逐渐变细的互连元件。互连元件从电介质层的第一表面延伸到电介质层的第二表面，且由互连结构围绕。半导体装置安置于衬底上且电连接到互连结构。

在一些实施例中，根据另一方面，公开一种用于制造衬底的方法。方法包含：提供载体和导电层；使导电层图案化从而形成包含导电衬垫的图案化导电层，导电衬垫包含定义开口的互连结构；在图案化导电层上形成第一电介质层，第一电介质层具有第一表面和与第一表面相反的第二表面；在第一电介质层中形成开口，导电衬垫的开口和第一电介质层的开口是连续的；在第一电介质层的开口中形成互连元件以使得互连元件延伸到互连结构的开口且由互连结构围绕；以及去除载体。

附图说明

图1a说明根据本公开的一些实施例的衬底的截面图。

图1b说明根据本公开的一些实施例的互连元件的截面图。

图1c说明根据本公开的一些实施例的衬底的俯视图。

图1d说明根据本公开的一些实施例的衬底的俯视图。

图1e说明根据本公开的一些实施例的互连元件的截面图。

图1f说明根据本公开的一些实施例的互连元件的截面图。

图1g说明根据本公开的一些实施例的互连元件的截面图。

图1h说明根据本公开的一些实施例的互连元件的截面图。

图2说明根据本公开的一些实施例的半导体装置封装的截面图。

图3a说明根据本公开的一些实施例的衬底的截面图。

图3b说明根据本公开的一些实施例的互连元件的截面图。

图3c说明根据本公开的一些实施例的互连元件的截面图。

图3d说明根据本公开的一些实施例的衬底的俯视图。

图3e说明根据本公开的一些实施例的衬底的俯视图。

图4说明根据本公开的一些实施例的半导体装置封装的截面图。

图5a说明根据本公开的一些实施例的制造衬底的方法。

图5b说明根据本公开的一些实施例的制造衬底的方法。

图5c说明根据本公开的一些实施例的制造衬底的方法。

图5d说明根据本公开的一些实施例的制造衬底的方法。

图5e说明根据本公开的一些实施例的制造衬底的方法。

图6a说明根据本公开的一些实施例的制造衬底的方法。

图6b说明根据本公开的一些实施例的制造衬底的方法。

图6c说明根据本公开的一些实施例的制造衬底的方法。

图6d说明根据本公开的一些实施例的制造衬底的方法。

图6e说明根据本公开的一些实施例的制造衬底的方法。

图6f说明根据本公开的一些实施例的制造衬底的方法。

图6g说明根据本公开的一些实施例的制造衬底的方法。

图6h说明根据本公开的一些实施例的制造衬底的方法。

图6i说明根据本公开的一些实施例的制造衬底的方法。

图6j说明根据本公开的一些实施例的制造衬底的方法。

图6k说明根据本公开的一些实施例的制造衬底的方法。

图7说明根据本公开的一些实施例的比较衬底的截面图。

图8a说明根据本公开的一些实施例的比较衬底的截面图。

图8b说明根据本公开的一些实施例的比较衬底的俯视图。

具体实施方式

贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易地理解本公开的实施例。

相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“下部”、“上部”、“之上”、“之下”等等，以用于定向如相关联图中所示的一或多个组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何取向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因这类布置而有偏差。

图1a是根据本公开的一些实施例的衬底1的截面图。衬底1包含电介质层10、图案化导电层11、电介质层12、互连元件13以及图案化导电层15。

电介质层10具有表面10a和与表面10a相反的表面10b。电介质层10包含树脂层和玻璃纤维。

图案化导电层11邻近于电介质层10的表面10a。图案化导电层11包含导电衬垫111和邻近于导电衬垫111的导电迹线112。导电衬垫111包含互连结构，例如环/环状结构。图案化导电层11的导电衬垫111和导电迹线112嵌入于电介质层10中。

图案化导电层15邻近于电介质层10的表面10b。图案化导电层15包含导电衬垫151和邻近于导电衬垫151的导电迹线152。图案化导电层15的导电衬垫151和导电迹线152安置于电介质层10的表面10b上。在一些实施例中，图案化导电层11的导电迹线112的宽度小于图案化导电层15的导电迹线152的宽度(例如，导电迹线112的宽度与导电迹线152的宽度的比率是约0.9或更小、约0.8或更小、或约0.7或更小)。图案化导电层11的导电迹线112的长度小于图案化导电层15的导电迹线152的长度(例如，导电迹线112的长度与导电迹线152的长度的比率是约0.9或更小、约0.8或更小、或约0.7或更小)。

互连元件13包含部分131和部分132。互连元件13至少从电介质层10的表面10a延伸到电介质层10的表面10b。互连元件13的部分131由导电衬垫111的环/环状结构围绕。互连元件13的部分132由导电衬垫111覆盖。互连元件13将图案化导电层11的导电衬垫111电连接到图案化导电层15的导电衬垫151。互连元件13可以是导电通孔。互连元件13可以是或可包含铜、铝、金、另一种金属、金属合金、另一适合的导电材料，或其组合。互连元件13的材料可与图案化导电层11或15的材料相同或不同。

部分131具有圆柱类结构。部分132具有圆锥类结构。在一些实施例中，部分131具有圆柱形结构。部分131可以是实体圆柱形柱、实体方形柱或具有另一适合的多边形或非多边形形状的实体柱。部分132具有圆锥结构或火山锥结构。部分131嵌入于导电衬垫111的环/环状结构中。

电介质层12安置于电介质层10的表面10b上。电介质层12定义开口以部分地暴露导电衬垫151。导电迹线152由电介质层12覆盖。

图1b是根据本公开的一些实施例的互连元件13的截面图，且展示通过图1a中的虚线定界的区域的放大图。

导电衬垫111具有表面111a。导电衬垫111的表面111a与电介质层10的表面10a大体上共面。部分131的表面131u与电介质层10的表面10a大体上共面。导电衬垫111具有宽度w4(例如，直径或宽度)。

衬底1也包含图案化导电层133，如图1b中所示。图案化导电层133包含部分133a、部分133b和部分133c。互连元件13的部分131包含部分131a和图案化导电层133的部分133a。互连元件13的部分132包含部分132a和图案化导电层133的部分133b。图案化导电层133的部分133c接触导电衬垫151。图案化导电层133是晶种层。图案化导电层133与电介质层10和图案化导电层11的环/环状结构接触。部分131的表面131u可以是图案化导电层133的部分133a的表面。

互连元件13具有表面131u和与表面131u相反的表面132l。表面132l是互连元件13的部分132的表面，且表面132l与电介质层10的表面10b大体上共面。互连元件13从表面132l到表面131u逐渐变细(例如，互连元件13的宽度从表面132l到表面131u变得较小(例如，逐渐地较小))。部分131的宽度w1(例如，部分131的最大宽度)小于部分132的宽度w2(例如，部分132的最小宽度)。举例来说，宽度w1与宽度w2的比率可以是约0.9或更小、约0.8或更小、或约0.7或更小。部分132的宽度w2小于互连元件13的部分132的宽度w3(例如，部分132的最大宽度)。部分132从部分132的下表面到部分132的上表面逐渐变细。导电衬垫111的宽度w4大于或等于互连元件13的部分132的宽度w2。举例来说，宽度w2与宽度w4的比率可以是约0.9或更小、约0.8或更小、或约0.7或更小。

导电衬垫111的大小(例如，长度或宽度)可灵活地指定。导电衬垫111的宽度w4可小于或等于部分132的宽度w3。举例来说，宽度w4与宽度w3的比率可以是约0.9或更小、约0.8或更小、或约0.7或更小。导电衬垫111的宽度w4介于大约75微米(μm)到大约80μm范围内。

根据一或多个实施例，互连元件13的部分131牢固地嵌入于导电衬垫111的环/环状结构中。由于互连元件13以三维形式由导电衬垫111大体上围绕，故互连元件13与导电衬垫111之间的界面处的应力减轻。可有效地避免在界面处形成的裂纹。

图1c是根据本公开的一些实施例的衬底1的俯视图。电介质层10中的导电衬垫111的环/环状结构围绕互连元件13的部分131(包含图案化导电层133的部分131a和部分133a)。导电衬垫111或互连元件13的形状可根据设计标准设定。导电衬垫111的形状可以是圆形或多边形。导电衬垫111的环/环状结构的形状可以是圆形或多边形。

图1d是根据本公开的一些实施例的衬底的俯视图。图1d的衬底类似于图1c的衬底1，不同之处在于其包含互连元件13'，所述互连元件包含互连元件13'的部分131'(图1d中未示)，部分131'包含两个部分131'a(图1d中未示)以及互连元件13'的图案化导电层133'的两个部分133'a。两个部分131'a可分别安置于两个部分133'a内部。互连元件13'的部分131'的两个部分133'a由导电衬垫111'的环/环状结构围绕。图1d的衬底提供导电衬垫111'与互连元件13'之间的实体连接。

图1e是根据本公开的一些实施例的衬底1e的互连元件13的截面图。图1e的衬底1e类似于图1b的衬底1，不同之处在于导电衬垫111”的宽度w4'大体上等于部分132的宽度w2。导电衬垫111”的宽度w4'小于部分132的宽度w3。举例来说，宽度w4'与宽度w3的比率可以是约0.9或更小、约0.8或更小、或约0.7或更小。导电衬垫111”的宽度w4'介于大约25μm到大约30μm范围内。在这种配置之情况下，图案化导电层11的表面密度可增加。

图1f是根据本公开的一些实施例的衬底1f的互连元件13”的截面图。图1f的衬底1f类似于图1b的衬底1，不同之处在于电介质层16安置于互连元件13”的部分131”上且由导电衬垫111的环/环状结构围绕。电介质层10的表面10a和电介质层16的上表面大体上共面。电介质层10的表面10a高于部分131”的表面131”u。电介质层16覆盖互连元件13”。电介质层16的材料可与电介质层10的材料相同，或可与电介质层10的材料不同。

图1g是根据本公开的一些实施例的衬底1g的互连元件13”'的截面图。图1g的衬底1g类似于图1b的衬底1，不同之处在于互连元件13”'进一步包含由导电衬垫151'的环/环状结构围绕的部分134，且图案化导电层133”'包含部分133a、133b和133'c。部分134包含图案化导电层133”'的部分134a和部分133'c。部分134具有圆柱形结构。部分134可以是圆柱形柱、方形柱或具有另一适合的多边形或非多边形形状的柱。部分134具有宽度w5。部分134的宽度w5可小于、大体上等于或大于部分132的宽度w2。

图1h是根据本公开的一些实施例的衬底1h的互连元件13””的截面图。图1h的衬底1h在某些方面中类似于图1g的衬底。衬底1h包含图案化导电层133”'，所述图案化导电层包含部分133a、133b和133”c。对于衬底1h，部分134'的宽度w5'大于部分132的宽度w2且部分134'的宽度w5'大体上等于部分132的宽度w3。部分134'包含部分134'a和图案化导电层133””的部分133”c。部分134'由导电衬垫151”的环/环状结构围绕。

图2是根据本公开的一些实施例的半导体装置封装2的截面图。半导体装置封装2包含衬底1、电介质层20、连接元件21、囊封体22、导电柱23、焊球25以及半导体装置27。

电介质层20安置于衬底1上。电介质层20可包含阻焊剂，例如钝化材料、树脂或聚合物。

连接元件21安置于衬底1与导电柱23之间。半导体装置27包含面对电介质层10的表面10a的活性表面。半导体装置27通过连接元件21和导电柱23电连接到图案化导电层11。半导体装置27电连接到导电衬垫111的环/环状结构。半导体装置27可以是倒装芯片型装置。连接元件21接触图案化导电层11的导电衬垫111和互连元件13。连接元件21可包含焊接材料、锡(sn)或其它合适的材料。导电柱23可包含导电金属，例如铜(cu)、金(au)或其它合适的材料。囊封体22安置于电介质层10的表面10a上。囊封体22囊封衬底1和半导体装置27。焊球25安置于电介质层12的开口中。焊球25电连接到导电衬垫151。

由于互连元件13嵌入于导电衬垫111的环/环状结构中，互连元件13的形状可以是规则的且互连元件13可特异性地定位。

图3a是根据本公开的一些实施例的衬底3的截面图。衬底3包含电介质层10、图案化导电层11、电介质层12、电介质层14、图案化导电层15、互连元件17以及外部导电衬垫19。

电介质层10具有表面10a和与表面10a相反的表面10b。电介质层10包含树脂层和玻璃纤维。

图案化导电层11邻近于电介质层10的表面10a。图案化导电层11包含导电衬垫111和邻近于导电衬垫111的导电迹线112。导电衬垫111包含互连结构，例如环/环状结构。图案化导电层11的导电衬垫111和导电迹线112嵌入于电介质层10中。

图案化导电层15邻近于电介质层10的表面10b。图案化导电层15包含导电衬垫151和邻近于导电衬垫151的导电迹线152。图案化导电层15的导电衬垫151和导电迹线152安置于电介质层10的表面10b上。在一些实施例中，图案化导电层11的导电迹线112的宽度小于图案化导电层15的导电迹线152的宽度(例如，导电迹线112的宽度与导电迹线152的宽度的比率是约0.9或更小、约0.8或更小、或约0.7或更小)。图案化导电层11的导电迹线112的长度小于图案化导电层15的导电迹线152的长度(例如，导电迹线112的长度与导电迹线152的长度的比率是约0.9或更小、约0.8或更小、或约0.7或更小)。

互连元件17包含部分171和部分172。互连元件17至少从电介质层10的表面10a延伸到电介质层10的表面10b。互连元件17的部分171由导电衬垫111的环/环状结构围绕。互连元件17的部分172由导电衬垫111覆盖。互连元件17将图案化导电层11的导电衬垫111电连接到图案化导电层15的导电衬垫151。互连元件17可以是导电通孔。互连元件17可以是或可包含铜、铝、金、另一种金属、金属合金、另一适合的导电材料，或其组合。互连元件17的材料可与图案化导电层11或15的材料相同或不同。

部分171具有圆柱类结构。部分172具有圆锥类结构。在一些实施例中，部分171具有定义上部凹座的圆柱形结构。部分171可以是实体圆柱形柱、实体方形柱或具有另一适合的多边形或非多边形形状的实体柱。部分172具有圆锥结构或火山锥结构。部分171嵌入于导电衬垫111的环/环状结构中。

电介质层14安置于电介质层10的表面10a上。电介质层14定义开口以部分地暴露部分171。图案化导电层11由电介质层14覆盖。

外部导电衬垫19安置于电介质层14上。外部导电衬垫19延伸到互连元件17。外部导电衬垫19通过互连元件17电连接到导电衬垫151。外部导电衬垫19接触电介质层14和部分171。外部导电衬垫19的一部分由电介质层14围绕。外部导电衬垫19的一部分由部分171围绕。外部导电衬垫19的一部分由导电衬垫111围绕。外部导电衬垫19具有t形。外部导电衬垫19具有锚形状。外部导电衬垫19包含突出穿过电介质层20且进入部分171中的部分。

电介质层12安置于电介质层10的表面10b上。电介质层12定义开口以部分地暴露导电衬垫151。导电迹线152由电介质层12覆盖。

图3b是根据本公开的一些实施例的互连元件17的截面图，且展示通过图3a中的虚线定界的区域的放大图。

导电衬垫111具有表面111a。导电衬垫111的表面111a与电介质层10的表面10a大体上共面。导电衬垫111具有宽度w4(例如，直径或宽度)。互连元件17的部分171具有表面171u，所述表面包含具有弯曲形状的弯曲部分(或凹入部分)和大体上平面部分。部分171的表面171u的平面部分和导电衬垫111的表面111a大体上共面。部分171的表面171u的弯曲部分低于导电衬垫111的表面111a。互连元件17的表面171u的宽度大于电介质层14的开口的宽度。

图案化导电层173包含部分173a、部分173b和部分173c。互连元件17的部分171包含部分171a和图案化导电层173的部分173a。互连元件17的部分172包含部分172a和图案化导电层173的部分173b。图案化导电层173的部分173c接触导电衬垫151。图案化导电层173是晶种层。图案化导电层173与电介质层10、图案化导电层11的环/环状结构和电介质层14接触。

互连元件17具有表面171u和与表面171u相反的表面172l。部分172的表面172l和电介质层10的表面10b大体上共面。互连元件17从表面172l到表面171u逐渐变细。部分171的宽度w1小于部分172的宽度w2(例如，宽度w1与宽度w2的比率是约0.9或更小、约0.8或更小、或约0.7或更小)。部分172的宽度w2小于部分172的宽度w3(例如，宽度w2与宽度w3的比率是约0.9或更小、约0.8或更小、或约0.7或更小)。宽度w3可以是部分172的最大宽度。部分172从部分172的下表面到部分172的上表面逐渐变细。导电衬垫111的宽度w4大于或等于互连元件17的部分172的宽度w2。

导电衬垫111的大小(例如，长度或宽度)可灵活地指定。导电衬垫111的宽度w4可小于或等于部分132的宽度w3(例如，宽度w4与宽度w3的比率可以是约0.9或更小、约0.8或更小、或约0.7或更小)。导电衬垫111的宽度w4介于大约75μm到大约80μm范围内。

在一或多个实施例中，互连元件17的部分171牢固地嵌入于导电衬垫111的环/环状结构中。由于互连元件17以三维形式由导电衬垫111大体上围绕，故互连元件17与导电衬垫111之间的界面处的应力可减轻。可有效地避免在界面处形成的裂纹。

外部导电衬垫19包含部分191、部分192和部分193。部分191安置于电介质层14上且覆盖所述电介质层。部分192嵌入于电介质层14中。部分193(也称为突出部分)嵌入于导电衬垫111的环/环状结构中。部分193由部分171围绕。部分193接触电介质层14和部分171的部分171a。

图3c是根据本公开的一些实施例的衬底3c的互连元件17'的截面图。图3c的衬底3c类似于图3b的衬底3。衬底3c的外部导电衬垫19'包含部分193'(也称为突出部分)，其接触电介质层14、部分171'a和互连元件17'的部分171'的部分173a。外部导电衬垫19'的部分193'可突出至衬底3c的互连元件17'，且可接触互连元件17'的部分172a。图3c的部分193'的大小可大于图3b的部分193的大小。

图3d是根据本公开的一些实施例的衬底3的俯视图。导电衬垫111的环/环状结构围绕互连元件17的部分171(包含部分171a和图案化导电层173的部分173a)。导电衬垫111或互连元件17的形状可根据设计标准设定。导电衬垫111的形状可以是圆形或多边形。导电衬垫111的环/环状结构的形状可以是圆形或多边形。

图3e是根据本公开的一些实施例的衬底3e的俯视图。图3e的衬底3e类似于图3d的衬底3。在衬底3e中，导电衬垫111”'包含四个斜面(例如，在拐角部分处)且部分171”包含四个斜面(例如，在拐角部分处)。导电衬垫111”'的形状或导电衬垫111”'的环/环状结构是八边形且部分171”(包含部分171”a和图案化导电层173'的部分173'a)的形状是八边形。

图4是根据本公开的一些实施例的半导体装置封装4的截面图。半导体装置封装4包含衬底3、连接元件21、囊封体22、导电柱23、焊球25以及半导体装置27。

连接元件21安置于衬底3与导电柱23之间。半导体装置27包含面对电介质层10的表面10a的活性表面。半导体装置27通过连接元件21、导电柱23和外部导电衬垫19电连接到图案化导电层11。半导体装置27电连接到导电衬垫111的环/环状结构。半导体装置27可以是倒装芯片型装置。连接元件21接触外部导电衬垫19。连接元件21可包含焊接材料、锡或其它合适的材料。导电柱23可包含cu、au或其它合适的材料。囊封体22安置于电介质层10的表面10a上。囊封体22囊封衬底3和半导体装置27。焊球25安置于电介质层12的开口中。焊球25电连接到导电衬垫151。

由于互连元件17嵌入于导电衬垫111的环/环状结构中，互连元件17的形状可以是规则的且互连元件17可特异性地定位。

图5a到图5e说明根据本公开的一些实施例的制造图1a的衬底1的方法。在一些实施例中，图5a到图5e的方法可应用于制作图3a的衬底3。在下文描述中，可描述单一互连元件13和其它组件的形成，但在一或多个实施例中，多个互连元件13和/或其它组件的形成可使用本文中所描述的方法来实施。

参考图5a，用于制造衬底1的方法包含提供载体50和安置于载体50上的导电层。使导电层图案化从而形成图案化导电层11。在图案化操作期间定义图案化导电层11的导电衬垫111和导电迹线112。在图案化操作期间定义导电衬垫111的环/环状结构。导电衬垫111的环/环状结构定义开口。衬垫和迹线的大小可根据设计标准定义。

参考图5b，电介质层10层合于载体50上。其它组件，例如再分布层和/或填充物可包含于电介质层10中。

参考图5c，开口52通过激光钻孔操作、机械钻孔操作或其它合适的操作形成于电介质层10中。图案化导电层11的导电衬垫111的开口和电介质层10的开口52是连续的。

导电层133””形成于电介质层10上。导电层133””形成于导电衬垫111的开口和电介质层10的开口52中。导电层133””是晶种层。导电层133””可通过溅镀或化学气相沉积(cvd)操作形成。导电层133””的厚度介于大约0.2μm到大约0.8μm范围内。

图案化导电层11包含导电衬垫111和邻近于导电衬垫111的导电迹线112。导电衬垫111包含环/环状结构。在激光钻孔操作期间，导电衬垫111可阻挡激光以使得开口52的形状是规则和一致的。

在一些实施例中，当激光钻孔操作结束时，存在安置于开口52中的电介质层10的残余部分。残余部分可对应于图1f的电介质层16。残余部分安置于导电衬垫111的环/环状结构的开口的一部分中。

参考图5d，导电层形成于导电衬垫111的开口和电介质层10的开口52中，且通过电镀操作邻近于电介质层10的表面10b。随后，使导电层和晶种层133””图案化从而形成互连元件13、图案化导电层133以及包含导电衬垫151和导电迹线152的图案化导电层15。互连元件13延伸到导电衬垫111的环/环状结构的开口且由导电衬垫111的环/环状结构围绕。开口52中的互连元件13可具有规则和一致的形状。

互连元件13和图案化导电层15的至少一部分(例如，导电衬垫151)一体地形成。互连元件13和图案化导电层15的部分形成为一个整体件或形成为单体结构。互连元件13的晶格和图案化导电层15的部分的晶格彼此相同或类似。在互连元件13与图案化导电层15的部分之间不存在非连续界面。

图案化导电层133和图案化导电层11的材料可不同或相同。图案化导电层133和互连元件13的材料可不同或相同。

参考图5e，电介质层12形成于电介质层10的表面10b上。电介质层12可以是阻焊层。电介质层12定义开口以暴露图案化导电层15的至少一部分(例如，安置于互连元件13上的部分)。电介质层20安置于电介质层10的表面10a上。电介质层20定义开口以暴露图案化导电层11。电介质层20的材料可与电介质层12的材料相同或不同。去除载体50。

图6a到图6k说明根据本公开的一些实施例的制造图3a的衬底3的方法。

参考图6a，用于制造衬底3的方法包含提供载体50和安置于载体50上的导电层61。使导电层61图案化从而形成导电层61上的图案化导电层11'。在图案化操作期间定义图案化导电层11'的导电衬垫111和导电迹线112。在图案化操作期间定义导电衬垫的环/环状结构。导电衬垫的环/环状结构定义开口。导电衬垫111和导电迹线112的大小可根据设计标准设定。导电层61可用作停止层以用于后续激光钻孔操作。

参考图6b，电介质层10层合于载体50和图案化导电层11'上。其它组件，例如再分布层和/或填充物可包含于电介质层10中。

参考图6c，开口52通过激光钻孔操作、机械钻孔操作或其它合适的操作形成于电介质层10中。图案化导电层11'的开口和电介质层10的开口52是连续的。

导电层173'形成于电介质层10上。导电层173'是晶种层。在激光钻孔操作期间，导电衬垫111可阻挡激光以使得开口52的形状是规则和一致的。可在停止层61处停止激光钻孔操作。停止层的厚度可介于大约2μm到大约3μm范围内。

参考图6d，导电层通过电镀操作形成于开口中和电介质层10的表面10b上。随后，使导电层和晶种层173'图案化从而形成互连元件17、图案化导电层173以及包含导电衬垫151和导电迹线152的图案化导电层15。互连元件17延伸到导电衬垫111的环/环状结构的开口且由导电衬垫111的环/环状结构围绕。开口52中的互连元件17可具有规则和一致的形状。

互连元件17和图案化导电层15的至少一部分(例如，导电衬垫151)一体地形成。互连元件17和图案化导电层15的部分形成为一个整体件或形成为单体结构。互连元件17的晶格和图案化导电层15的部分的晶格彼此相同或类似。在互连元件17与图案化导电层15的部分之间不存在非连续界面。

参考图6e，去除载体50且去除停止层61和图案化导电层11'的一部分从而形成图案化导电层11。去除图案化导电层173的一部分。图案化导电层11包含导电衬垫111和邻近于导电衬垫111的导电迹线112。导电衬垫111包含环/环状结构。

参考图6f，电介质层12形成于电介质层10的表面10b上。电介质层12可以是阻焊层。电介质层12定义开口以暴露图案化导电层15的至少一部分(例如，导电衬垫151)。电介质层14形成于电介质层10的表面10a上和图案化导电层11上。电介质层14定义开口以暴露互连元件17。电介质层14可以是阻焊层。电介质层14的材料可与电介质层12的材料不同。互连元件17包含部分172和部分171”。

参考图6g，执行过蚀刻/微蚀刻操作从而形成由电介质层14和互连元件17定义的开口54'。过蚀刻互连元件17的部分171”从而形成具有包含弯曲部分的表面的部分171。

参考图6h，导电层195形成于电介质层12和电介质层14上。导电层195是晶种层。导电层195的第一部分安置于电介质层12上，且导电层195的第二部分安置于电介质层14上。

参考图6i，电介质层51安置于设置在电介质层12上的导电层195的第一部分上。电介质层51可以是干膜或光阻层。

参考图6j，导电层19'通过电镀操作形成于安置在电介质层14上的导电层195的第二部分上。导电层19'包含导电层195的第二部分。

参考图6k，使导电层19'图案化从而形成外部导电衬垫19。外部连接衬垫19具有锚形状。

图7说明比较衬底5的截面图。衬底5包含电介质层10、图案化导电层61、互连元件63以及导电层65。

电介质层10具有表面10a和与表面10a相反的表面10b。图案化导电层61包含导电衬垫611和邻近于导电衬垫611的导电迹线612。图案化导电层65包含导电衬垫651和邻近于导电衬垫651的导电迹线652。互连元件63安置于图案化导电层61与图案化导电层65之间。

图案化导电层61的导电衬垫611较大以使得其在制造衬底5期间可与互连元件63对齐。然而，这类导电衬垫611可减小电介质层10的表面10a上的可用空间。另外，由于互连元件63与导电衬垫611二维地接触，故在导电衬垫611与互连元件63之间的位置/界面67处可容易地形成裂纹。

图8a是比较衬底6的截面图。衬底6包含电介质层10、图案化导电层61'、互连元件63'以及导电层65。

电介质层10具有表面10a和与表面10a相反的表面10b。图案化导电层61'包含导电衬垫611'和邻近于导电衬垫611'的导电迹线612'。图案化导电层65包含导电衬垫651和邻近于导电衬垫651的导电迹线652。互连元件63'安置于电介质层10的表面10a与表面10b之间。

从电介质层10的表面10a暴露互连元件63'，且表面10a处的互连元件63'(由图8b中的圆形63'所示)的橫向宽度/维度大于表面10a处的导电衬垫611'的橫向宽度/维度。在这个比较例中，导电衬垫611'由互连元件63'围绕。然而，由于曝露电介质层10的表面10a处的互连元件63'，故电介质层10的表面10a上的可用空间(例如，用于轨迹612'布线的空间)可能较小。

图8b是根据本公开的一些实施例的比较衬底6的俯视图。由于较高应力可能集中在位置61c处，导电衬垫611'从电介质层10突出到互连元件63'中处的位置61c可能已开裂。

此外，互连元件63'可通过激光钻孔操作不规则地成形。互连元件63'的不规律形状可引起衬底6与安置于衬底6上的半导体装置解除电连接。

如本文中所使用且不另外定义，术语“大体上”、“实质上”、“大约”及“约”用于描述并考虑较小变化。当与事件或情形结合使用时，术语可涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿着同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。

虽然已参考本公开的特定实施例描述并说明本公开，但这些描述及说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由随附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。所述图示可能未必按比例绘制。由于制造工艺和公差，本公开中的艺术再现与实际装置之间可存在区别。可存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有这类修改是既定在随附权利要求书的范围内。虽然本文中所公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并非局限性的。