本发明涉及半导体技术领域，特别涉及封装基板的制造方法。
背景技术：
在目前的半导体封装技术中，将电容元件设置于封装基板内部是实现电子系统小型化的一种解决方案，该方案通常应用在麦克风、可穿戴设备等电子产品中，可以起到滤波、定时、解耦以及电能量存储的作用。通过这种方式，不仅可以提高产品的稳定性和可靠性，而且缩小了产品的物理尺寸。
电容元件一般由两层厚度为35μm或70μm的铜箔和位于两层铜箔之间的厚度小于等于20μm的电介质材料层构成。由于电介质材料层很薄，在制程中难以提供足够的支撑，因此传统技术通常将电介质材料层上下两侧的线路分两次制作，但该过程一次只能产出一片基板，产出效率较低。而且由于所要制造的封装基板的厚度偏薄，传统技术对机台的薄板能力也要求很高。
因此，业内亟需对现有的封装基板的制造方法进行改进，以解决现有技术所存在的上述问题。
技术实现要素：
本发明实施例的目的之一在于提供封装基板的制造方法，其将埋入式电容与微细线路相结合，并在制造方法中利用载板提供支撑，提高了封装基板的产出效率。
本发明的一实施例提供一种封装基板的制造方法，该方法包括：提供第一叠合结构，该第一叠合结构包括第一金属层、第一线路层以及位于第一金属层与第一线路层之间的电容介质层；提供载板，该载板具有相对的第一表面及第二表面；将第一叠合结构压合到载板的第一表面及第二表面上，以及对第一叠合结构的第一金属层进行图案化处理以形成第一叠合结构的第二线路层。
根据本发明的一实施例，该载板包括牺牲层、设于牺牲层的两相对表面上的第二金属层及设于第二金属层表面上的第三金属层。
根据本发明的一实施例，该封装基板的制造方法进一步包括提供第三叠合结构，将第三叠合结构压合于第一叠合结构的第二线路层上。该第三叠合结构包括第二介电层和第四金属层，第二介电层位于第二线路层与第四金属层之间。
根据本发明的一实施例，该第三叠合结构进一步包括位于第二介电层与第四金属层之间的电阻材料层。
根据本发明的一实施例，该封装基板的制造方法进一步包括移除牺牲层及第二金属层，在第二介电层内形成多个导电块。第二线路层与第四金属层通过导电块而电连接。对第四金属层进行图案化处理以形成第三线路层。对第四金属层和电阻层材料进行图案化处理以形成第三线路层及其电阻层，在封装基板的表面上形成防焊层。
本发明实施例提供的封装基板不同于传统设计，其兼具埋入式电容与微细线路的布局特征，并在制造方法中利用载板提供支撑，不仅实现了封装基板内部元件的精细布局，还提高了封装基板的产出效率。
附图说明
图1-11所示是根据本发明一实施例的封装基板的制造流程的不同制造阶段的封装基板的剖面示意图
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
图1-11所示是根据本发明一实施例的封装基板的制造流程的不同制造阶段的封装基板的剖面示意图。然而，本领域技术人员基于本发明实施例的示例完全可理解图11所示的封装基板100还可根据本发明的其它实施例得到，并不拘泥于图1-10所例示的步骤。换言之，本领域技术人员基于下述公开内容所能确定的是，封装基板的制程因封装基板的结构或生产需要而有相应调整，该实施例仅示例封装基板的一种制程，而非用于限制其具体的制造方法。
首先，参考图1，提供第一叠合结构10。该第一叠合结构10包括第一金属层11、第二金属层12和电容介质层13，其中，电容介质层13位于第一金属层11与第二金属层12之间，厚度大于0微米而小于等于20微米。
接着，参考图2，对第一叠合结构10的第一金属层11进行图案化，从而形成第一线路层14，该第一线路层14具有相对的第三表面141和第四表面142，其中第三表面141与电容介质层13直接接触。
参见图3，提供载板20，该载板20具有相对的第一表面201和第二表面202，并包括一牺牲层21、分别设于牺牲层21两相对表面上的第三金属层22、以及设于第三金属层22上的第四金属层23，其中第三金属层22位于牺牲层21与第四金属层23之间。
接着，参考图4，在载板20的第一表面201及第二表面202上压合第一介电层15以及经图案化的第一叠合结构10。该第一介电层15靠近第一线路层14，并且与第一线路层14的第四表面142直接接触。在本实施例中，第一介电层15压合于经图案化的第一叠合结构10上，使得第一线路层14内埋于第一介电层15中，即第一介电层15的顶面与第一线路层14的第一表面141平齐。同时，压合在一起的第一介电层15和经图案化的第一叠合结构10叠放于第四金属层23上，使第一介电层15与载板20的第一表面201和第二表面202直接接触。
接着，参考图5，对第一叠合结构10的第二金属层12进行图案化处理，以形成第二线路层16。
参见图6，在第二线路层16上压合第二介电层17和第三叠合结构30，该第二介电层17可压合于第二线路层16上而使第二线路层16内埋于第二介电层17，即第二介电层17的底面与第二线路层16的底面平齐。在本实施例中，该第三叠合结构30还可包括第五金属层31，第二介电层17位于第二线路层16与第五金属层31之间。该第三叠合结构30还可包括电阻材料层32，该电阻材料层32位于第二介电层17与第五金属层31之间，并且与第二介电层17和第五金属层31直接接触，并且本实施例中的电阻材料层32可以是其中一个表面涂覆有镍磷合金的铜箔，厚度大于0微米而小于等于0.5微米。
移除牺牲层21和第三金属层22，得到两份相同的基板结构，其中一份基板结构如图7所示。
接着，参考图8，使用激光打孔等本领域常用的打孔方式在第五金属层31、电阻材料层32、第二介电层17、第二线路层16、电容介质层13、第一线路层14和第一介电层15中形成导通孔并进一步用金属填充形成导通柱18，该导通柱18可导通第五金属层31、第一线路层14、第二线路层16、第四金属层23中的至少两者。
接着，参考图9，对第五金属层31和电阻材料层32的部分区域进行第一次图案化处理，直至曝露出第二介电层17，同时，对第四金属层23的部分区域进行图案化处理，直至曝露出第一介电层15从而形成第三线路层19。
接着，如图10所示，对第五金属层31进行第二次图案化处理。该次图案化的区域与图10所示的第一次图案化区域不重叠，并且该次图案化仅露出电阻材料层32，从而形成第四线路层40和电阻层50。
最后，在第四线路层40和第三线路层19的裸露表面的部分区域上形成防焊层60，最终形成如图11所示的封装基板100。
相较于传统具有埋入式电容的封装基板的制造方法，本发明实施例提供的封装基板的制造方法具有以下优势：一方面，本发明实施例中引入的载板可以提供良好的支撑，避免了卡板和板皱的风险，提升了封装基板在整个线路制程中的可操作性；另一方面，在本发明实施例提供的制造方法中，一次作业可以得到两片封装基板，使封装基板的产出效率提升了一倍，降低了生产成本。
如本领域技术人员所能理解的，上述实施例仅演示了一种封装基板的制造方法，其完全可应用于其它包含内埋电容的封装基板的制造过程中，例如其可进一步叠合更多的线路层。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。