半导体封装及其制作方法与流程

本发明实施例涉及半导体封装及其制作方法。

背景技术：

先进电子技术的需求需要使电子产品更轻、更薄、更快且更智能，同时使其更友好、强大、可靠、稳健及便宜。因此，电子封装的趋势是开发高度集成的封装结构。多芯片模块(mcm)封装可集成具有不同功能的芯片，例如微处理器、存储器、逻辑元件、光学ic及电容器，且取代将个别封装放置于一个电路板上的现有技术。因此，减小封装大小且改进存储器装置的可靠性。

技术实现要素：

根据本发明的一实施例，一种半导体封装包括：互连结构，其包括第一表面及与所述第一表面相对的第二表面；至少一个光学芯片，其在所述互连结构的所述第一表面上方且电耦合到所述互连结构；绝缘层，其接触所述互连结构的所述第二表面，其中所述绝缘层包括面向所述互连结构的所述第二表面的第三表面及与所述第三表面相对的第四表面；及模塑料，其在所述互连结构的所述第一表面上方，其中通过所述模塑料覆盖所述光学芯片的至少一边缘。

根据本发明的一实施例，一种半导体封装包括：互连结构，其包括第一表面及与所述第一表面相对的第二表面；绝缘层，其接触所述互连结构的所述第二表面，其中所述绝缘层包括面向所述互连结构的所述第二表面的第三表面及与所述第三表面相对的第四表面；及至少一个光学芯片，其在所述绝缘层的所述第四表面上方且电耦合到所述互连结构；及模塑料，其在所述互连结构的所述第一表面上方。

根据本发明的一实施例，一种用于制作半导体封装的方法包括：提供包括第一侧及与所述第一侧相对的第二侧的衬底，所述衬底包括所述第一侧处的至少一个绝缘层及所述绝缘层上方的互连结构；从所述第二侧薄化所述衬底；在所述衬底上方放置至少一个光学芯片；在所述互连结构上方放置模塑料；及在所述第二侧处所述衬底上方形成多个导电层，其中所述导电层电耦合到所述互连结构。

附图说明

当结合附图阅读时，从以下实施方式更好理解本揭露实施例的方面。应注意，根据行业中的标准实践，各种构件不按比例绘制。实际上，为清晰论述，各种构件的尺寸可任意增大或减小。

图1是表示根据本揭露的一些实施例的用于制作半导体封装的方法的流程图。

图2是表示根据本揭露的一些实施例的用于制作半导体封装的方法的流程图。

图3是表示根据本揭露的一些实施例的用于制作半导体封装的方法的流程图。

图4a到4m绘示在一或多个实施例中根据本揭露实施例的方面构建的各种制作阶段的半导体封装的剖面图。

图5是在一些实施例中根据本揭露实施例的其它方面的半导体封装的剖面图。

图6a到6b绘示在一或多个实施例中根据本揭露实施例的方面构建的各种制作阶段的半导体封装的剖面图。

图7是在一些实施例中根据本揭露实施例的其它方面的半导体封装的剖面图。

图8是在一些实施例中根据本揭露实施例的其它方面的半导体封装的剖面图。

图9a到9g绘示在一或多个实施例中根据本揭露实施例的方面构建的各种制作阶段的半导体封装的剖面图。

具体实施方式

下列揭露提供用于实施所提供主题的不同构件的许多不同实施例或实例。在下文描述元件及布置的特定实例以简化本揭露实施例。当然，这些仅为实例且并不打算为限制性的。例如，在以下描述中，第一构件形成在第二构件上方或上可包含其中第一构件及第二构件经形成直接接触的实施例，且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复元件符号及/或字母。这种重复用于简单及清楚的目的，且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外，为便于描述，例如“在…下方”、“在…下”、“下”、“在…上方”、“上”、“在…上”及类似物的空间相对术语可在本文中用于易于描述一个元件或构件与图中绘示的另一(些)元件或构件的关系。除图中描绘的定向外，空间相对术语还打算涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或呈其它定向)且因此同样可解释本文中使用的空间相对描述符。

如在本文中使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区域、层及/或区段，但这些元件、组件、区域、层及/或区段不应受限于这些术语。这些术语仅可用于区分一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段。例如“第一”、“第二”及“第三”的术语在本文中使用时并不暗示序列或顺序，除非由背景内容明确指示。

如在本文中使用，术语“大约”、“实质上”、“实质”及“约”用于描述及说明小变化。当结合一事件或状况使用时，所述术语可指其中确切地发生所述事件或状况的情况以及其中非常近似地发生所述事件或状况的情况。例如，当结合一数值使用时，所述术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于所述值的平均值的±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％，那么所述值可被视为“实质上”相同或相等。例如，“实质上”平行可是指相对于0°小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。例如，“实质上”垂直可指相对于90°小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。

还可包含其它构件及工艺。例如，可包含测试结构以协助3d封装或3dic装置的验证测试。测试结构可包含例如形成于重布层中或衬底上的测试垫，其允许测试3d封装或3dic、使用探针及/或探针卡及类似物。可对中间结构以及最终结构执行验证测试。另外，本文中公开的结构及方法可结合并入已知良好裸片的中间验证的测试方法使用以增大良率且降低成本。

在一个实施例中，硅光子收发器包含光电子收发器及光源，其能够将光学信号垂直传送到光子台的表面及从光子台的表面垂直传送光学信号，光子台通常包含互连结构、硅插入器及形成于插入器中的贯穿衬底通路(本文中称为tsv)。如在所属领域中已知，tsv(在硅衬底/晶片的情况中，其还通常被称为贯穿硅通路)是从一个侧延伸块体硅插入器的整个厚度到另一侧的垂直电连接。然而，包含tsv的硅插入器经受高成本及较低处理能力，因为制作具有tsv的插入器是一复杂工艺。此外，硅光子收发器经受因长tsv信号路径所致的电损耗。另外，光学损耗作为易于传播到插入器的底部处的块体硅中的光而存在。

此外，发现例如激光芯片、耦合器及光纤的光学元件全部安装于封装的模塑料上。因此，需要嵌入模塑料中的硅间隔件，借此允许光通过。因此，封装可经受因这种布置所致的增大光学路径。更重要的是，光子封装并非平面封装，其较不适于后续制作操作。

现将参考附图描述本揭露实施例的一或多个实施方案，其中相同参考数字用于指贯穿全文的相同元件，且其中所绘示结构不必按比例绘制。如在本文中使用，术语“裸片”及“芯片”贯穿说明书可互换。

本文中使用的术语“晶片”及“衬底”包含具有暴露表面的任何结构，根据本揭露实施例将一层沉积于所述暴露表面上例如以形成例如重布层(rdl)的电路结构。术语衬底被理解为包含半导体晶片，但不限于此。术语衬底还用于指处理期间的半导体结构且可包含已制作于其上的其它层。

术语“图案化”或“经图案化”在本揭露实施例中用于描述将预定图案形成于表面上的操作。图案化操作包含各种步骤及工艺且根据本揭露实施例的构件而变化。在一些实施例中，图案化操作经调适以图案化现有膜或层。图案化操作包含在现有膜或层上形成掩模且使用蚀刻或其它去除工艺去除未掩蔽膜或层。掩模是光刻胶或硬掩模。在一些实施例中，图案化操作经调适以在表面上直接形成图案化层。图案化操作包含：在表面上形成光敏膜；进行光刻工艺及显影工艺。剩余光敏膜被保留且集成到半导体装置中。

图1是表示根据本揭露的一些实施例的用于制作半导体封装10的方法的流程图。用于制作半导体封装10的方法包含操作102：提供包含第一侧及与第一侧相对的第二侧的衬底，所述衬底包含第一侧处的至少一个绝缘层及形成于绝缘层上方的互连结构；操作104：从第二侧薄化衬底；操作106：在互连结构上方放置至少一个光学芯片；操作108：在互连结构上方放置模塑料；及操作110：在所述第二侧处所述衬底上方形成多个导电层，其中导电层电耦合到互连结构。将根据一或多个实施例进一步描述用于制作半导体封装10的方法。图2是表示根据本揭露的一些实施例的用于制作半导体封装11的方法的流程图。用于制作半导体封装11的方法包含操作112：提供包含第一侧及与第一侧相对的第二侧的衬底，所述衬底包含第一侧处的至少一个绝缘层及形成于绝缘层上方的互连结构；操作114：从第二侧薄化衬底；操作116：在互连结构上方放置模塑料；操作118：在所述第二侧处所述衬底上方形成多个导电层，导电层经电耦合到互连结构；及操作120：在所述第二侧处所述衬底上方放置至少一个光学芯片。将根据一或多个实施例进一步描述用于形成半导体封装11的方法。

图3是表示根据本揭露的一些实施例的用于制作半导体封装20的方法的流程图。用于制作半导体封装20的方法包含操作202：提供包含第一侧及与第一侧相对的第二侧的衬底，所述衬底包含第一侧处的至少一个绝缘层及形成于绝缘层上方的互连结构；操作204：在互连结构上方放置至少一个光学芯片；操作206：在互连结构上方放置模塑料；操作208：从第二侧薄化衬底；及操作210：在所述第二侧处所述衬底上方形成多个导电层，导电层经电耦合到互连结构。将根据一或多个实施例进一步描述用于制作半导体封装20的方法。

图4a到4m绘示在一些实施例中根据本揭露实施例的方面构建的各种制作阶段的半导体封装30的剖面图。

参考图4a，根据操作102提供衬底300。衬底300包含第一侧300a及与第一侧300a相对的第二侧300b。在本揭露的一些实施例中，衬底300可包含硅衬底，但是可在各种实施例中利用其它半导体衬底，例如硅锗衬底或iii-v族化合物衬底。在本揭露的一些实施例中，衬底300包含绝缘体上覆硅(soi)衬底。在本揭露的一些实施例中，衬底300包含形成于第一侧300a处的绝缘体层304上的半导体层306且半导体层306可包含例如但不限于硅。绝缘体层304可为例如埋藏氧化物(box)层或氧化硅层。将绝缘体层304设置于块体结构302(通常硅或玻璃衬底)上。还可使用其它物质，例如多层或梯度衬底。在本揭露的一些实施例中，可执行各种操作以在半导体层306中形成例如调制器、波导、检测器、光栅及/或耦合器的光学装置。因此，半导体层306可被称为光学装置层306。换句话说，光学装置层306包含调制器、波导、检测器、光栅或耦合器。在本揭露的一些实施例中，可视需要形成除光学装置外的装置。另外，可在绝缘体层304上方形成包含(若干)绝缘材料的介电层308以提供保护且形成平坦表面以供随后操作。

仍参考图4a，在衬底300上方第一侧300a处形成互连结构320。因此，将光学装置层306夹置于至少一个绝缘体层304与互连结构320之间。互连结构320包含第一表面320a及与第一表面320a相对的第二表面320b，且互连结构320的第二表面320b面向衬底300及光学装置层306中的介电层308。互连结构320可包含一或多个重布层(rdl)，且rdl可包含具有形成于其中的导电线324的介电层322的层。可在后段工艺(beol)中形成rdl，但不限于此。介电层322可包含例如但不限于聚合物材料，例如环氧树脂、聚酰亚胺、聚苯并恶唑(pbo)及类似物，或可由普遍已知介电材料形成，例如旋涂玻璃、氧化硅(sio)、氮氧化硅(sion)或由例如旋涂的任何适合方法形成的类似物。导电线324可包含金属，例如铜(cu)、银(ag)、铝(al)、镍(ni)、其组合或类似物。互连结构320可经电耦合到光学装置层306中的光学装置或其它装置。

参考图4b及4c，接着翻转衬底300及互连结构320且透过粘着材料331(例如胶带、裸片附着膜(daf)或类似物)将其附接到第一侧300a处的载体衬底330。此后，根据操作104从第二侧300b薄化衬底300。一般来说，薄化可为例如但不限于蚀刻、研磨或平坦化操作(例如，化学机械抛光(cmp))。在本揭露的一些实施例中，通过从第二侧300b薄化衬底300而去除衬底300的块体结构302。在本揭露的一些实施例中，可在衬底300上第二侧300b处保留块体结构302且剩余块体结构302(如在图8中展示)包含小于约50微米(μm)的厚度。在一些实施例中，介电层308及包含绝缘体层304及半导体层306的经薄化衬底(具有或不具有块体结构302)被称为接触第二表面320b的绝缘层310，且绝缘层310包含小于约50μm的厚度。如在图4c中展示，绝缘层310包含面向互连结构320的第二表面320b的第三表面310a及与第三表面310a相对的第四表面310b。

参考图4d，接着从载体衬底330卸离绝缘层310及互连结构320且透过另一粘着材料333(例如胶带、daf或类似物)将其附接到第二侧300b处的另一载体衬底332，且接着去除载体衬底330及粘着材料331。如在图4d中展示，根据操作106在互连结构320的第一表面320a上方放置至少一个光学芯片340。在本揭露的一些实施例中，光学芯片340可包含具有光源(例如但不限于半导体激光或发光二极管)的组合件。光学芯片340透过导电结构342电耦合到互连结构320。另外，可使用底胶填充344囊封导电结构342以进行保护。在一些实施例中，导电结构342包含具有低于10μm(例如3μm到5μm)的凸块高度的微凸块。底胶材料344可包含例如但不限于光学环氧树脂。此外，透过光学胶将间隔件350附装到互连结构320的第一表面320a。间隔件350对预定波长范围的电磁波透明。在本揭露的一些实施例中，间隔件350可包含硅或玻璃，但不限于此。另外，可在间隔件350的顶表面上方形成保护层352以用于保护。在本揭露的一些实施例中，保护层352可包含daf，但不限于此。

仍参考图4d，在本揭露的一些实施例中，在互连结构320的第一表面320a上方放置装置芯片360。装置芯片360可为电子集成电路(eic)芯片。在本揭露的一些实施例中，装置芯片360可提供半导体封装30的所需电子功能。装置芯片360透过导电结构362电耦合到互连结构320。另外，可使用底胶填充364囊封导电结构362以进行保护。

参考图4e，根据操作108在互连结构320的第一表面320a上方放置模塑料370。如在图4e中展示，在模塑料370中模制光学芯片340、间隔件350及装置芯片360。模塑料370可为单层膜或复合堆叠。应用模塑料370以保护光学芯片340、间隔件350及装置芯片360且提供机械刚度且增强半导体封装30的机械强度。模塑料370可包含任何适合材料，例如环氧树脂、成型底胶填充或类似物。用于形成模塑料370的适合方法可包含压缩成型、转移成型、液体囊封剂成型或类似物。例如，可将模塑料370以液体形式施配于芯片340/360与间隔件350之间。随后，执行固化工艺以固化模塑料370。模塑料370的填充可溢流于芯片340/360及间隔件350上方，使得模塑料370覆盖芯片340/360及间隔件350的顶表面。在本揭露的一些实施例中，因此执行薄化操作以暴露保护层352的至少一顶表面。所述薄化操作可采用机械研磨工艺、化学抛光工艺、蚀刻工艺、其组合或类似物。因此，通过模塑料370覆盖光学芯片340的至少一边缘。

参考图4f及4g，接着使半导体封装30翻转，从载体衬底332卸离且透过粘着材料335(例如胶带、daf或类似物)附接到第一侧300a处的另一载体衬底334，且接着去除载体衬底332及粘着材料333。随后，在第二侧300b处的绝缘层310上形成光刻胶336。如在图4g中展示，接着图案化光刻胶336以界定将描述的外部终端的位置。随后，图案化绝缘层310(包含绝缘体304、光学装置层306及介电层308)以暴露第二表面320b处的互连结构320的部分。

参考图4h及4i，去除图案化光刻胶336且接着保形地形成聚合物层380以覆盖绝缘层310及互连结构320的暴露部分。聚合物层380包含聚合材料，例如环氧树脂、聚酰亚胺、聚苯并恶唑(pbo)、抗焊剂(sr)、abf膜及类似物。在聚合物层380上形成另一光刻胶337且图案化光刻胶337。随后，图案化聚合物层380以暴露第二表面320b处的互连结构320的部分。在一些实施例中，在图4h到4i中展示的操作是可选的。

参考图4j及4k，接着去除图案化光刻胶337且接着在绝缘层310、聚合物层380及互连结构320的暴露部分上方形成导电材料382。导电材料382可通过例如但不限于物理气相沉积(pvd)、cvd、电镀、无电式电镀或其任何组合制成。在一些实施例中，形成导电材料382的工艺可包含用于在导电材料382的表面上形成enig或im-sn材料的无电式镍浸金(enig)工艺或浸锡(im-sn)工艺。在本揭露的一些实施例中，导电材料382可包含扩散阻障层及晶种层(未展示)。在一些实施例中，扩散阻障层还可用作粘着层(或胶合层)。扩散阻障层可由氮化钽(tan)形成，但是其还可由其它材料形成，例如氮化钛(tin)、钽(ta)、钛(ti)或类似物。晶种层可为形成于扩散阻障层上的cu晶种层。cu晶种层可由cu或包含ag、ni、铬(cr)、锡(sn)、金(au)及其组合的cu合金的一者形成。此后，如在图4j中展示般在导电材料382上形成另一光刻胶338，且如在图4k中展示般图案化光刻胶338。接着，使用充当掩模的图案化光刻胶338去除导电材料382的部分。因此，根据操作110在第二侧300b处衬底上方形成多个导电层384。换句话说，在绝缘层310的第四表面310b上方形成导电层384。导电层384充当凸块下金属(ubm)层。如在图4k中展示，导电层384经电耦合到互连结构320。

如在图4k中展示，由于绝缘层310的厚度小于50μm，因此导电层384能够提供从绝缘层310的第一侧300a到第二侧300b的垂直电连接。换句话说，使用导电层384取代常规用于提供垂直电连接的tsv。

参考图4l及4m，去除图案化光刻胶338。形成多个外部终端386使其与导电层384接触。外部终端386可包含焊球、金属垫、金属柱及/或其组合，且可由au、ag、ni、al、钨(w)及/或其合金形成。接着去除粘着材料335及载体衬底334且翻转半导体封装30。如在图4m中展示，去除间隔件350的顶表面上方的保护层352且透过例如但不限于光学胶将光纤或其它外部光学耦合装置356附装到间隔件350的顶表面。光纤356经配置以传输预定波长范围的电磁波。

如在图4m中展示，光学芯片340放置于互连结构320及绝缘层310上。由于具有或不具有块体结构的绝缘层310(包含介电层308、光学装置306及绝缘体层304)的厚度减小到50μm或更小，因此缩短通过绝缘层310中的垂直电连接的电路径长度。因此，减小电损耗。另外，衬底300经足够薄化，使得导电层384可充当镜。在本揭露的一些实施例中，光学芯片340的光学发射路径以投影方式与导电层384重叠，使得可通过导电层384反射光。因此，可进一步减小光学损耗且可改进光学耦合效率。在本揭露的一些实施例中，将衬底300薄化到仅整个或部分绝缘层310保留于衬底300的第二侧300b上，这还减小由块体结构302内的光学导引引起的光学损耗。

图5是在一些实施例中根据本揭露实施例的方面的半导体封装32的剖面图。因此，为清楚及简单起见，由相同参考数字识别图4a到4m及图5中的类似构件。可执行用于制作半导体封装10的方法以形成半导体封装32且为了简洁而省略所述细节。如在图5中展示，在本揭露的一些实施例中，透过光学胶将光纤或其它外部光学耦合装置356附装到互连结构320及绝缘层310的侧表面。且在绝缘层310中的光学装置层306中相邻于光纤或其它外部光学耦合装置356形成至少一个边缘耦合器358。

根据上述实施例，在模塑料370中模制光学芯片340，因此改进半导体封装30及32的平面度。

图6a到6b绘示在一些实施例中根据本揭露实施例的方面构建的各种制作阶段的半导体封装40的剖面图。

参考图6a到6b，应理解，图4a到4m及图6a到6b中的类似构件可包含类似材料，因此为了简洁而省略所述细节。且可执行用于形成半导体封装11的方法以形成半导体封装40。参考图6a，根据操作112提供衬底(未展示)。衬底包含第一侧400a及与第一侧400a相对的第二侧400b。在本揭露的一些实施例中，衬底可包含soi衬底。在本揭露的一些实施例中，衬底400可包含形成于第一侧400a处的绝缘体层404上的半导体层406且绝缘体层404经设置于块体结构402上(如在图8中展示)。在本揭露的一些实施例中，可执行各种操作以在半导体层406中形成例如调制器、波导、检测器、光栅及/或耦合器的光学装置。因此，半导体层406可被称为光学装置层406。换句话说，光学装置层406包含调制器、波导、检测器、光栅或耦合器。在本揭露的一些实施例中，可视需要形成除光学装置外的装置。另外，可在绝缘体层404上形成介电层408以提供保护且形成平坦表面以供随后操作。

仍参考图6a，在第一侧400a处衬底上方形成互连结构420。因此，将光学装置层406夹置于至少一个绝缘体层404与互连结构420之间。互连结构420包含第一表面420a及与第一表面420a相对的第二表面420b，且互连结构420的第二表面420b面向衬底及光学装置层406中的介电层408。互连结构420可包含一或多个重布层(rdl)，且rdl可包含具有形成于其中的导电线424的介电层422的层。如上文提及，可在后段工艺(beol)中形成rdl，但不限于此。

仍参考图6a，接着翻转衬底及互连结构420且透过粘着材料(未展示)将其附接到第一侧400a处的载体衬底(未展示)。此后，根据操作114从第二侧400b薄化衬底。在本揭露的一些实施例中，通过从第二侧400b薄化衬底而去除衬底的块体结构。在本揭露的一些实施例中，块体结构可保留在衬底上第二侧400b处且剩余块体结构402(如在图8中展示)包含小于约50μm的厚度。在一些实施例中，换句话说，介电层408及包含绝缘体层404及半导体层406的经薄化衬底(具有或不具有块体结构)被称为绝缘层410，且绝缘层410包含小于约50μm的厚度。如在图6a中展示，绝缘层410包含面向互连结构420的第二表面420b的第三表面410a及与第三表面410a相对的第四表面410b。

仍参考图6a，接着通过另一粘着材料(未展示)将绝缘层410及互连结构420附接到第二侧处的另一载体衬底(未展示)。且从衬底的第一侧400a去除上述载体衬底及粘着材料。如在图6a中展示，至少一个装置芯片460放置于互连结构420的第一表面420a上方。装置芯片460可为电子集成电路(eic)芯片。在本揭露的一些实施例中，装置芯片460可提供半导体封装40的所需电子功能。装置芯片460透过导电结构462电耦合到互连结构420。另外，可使用底胶填充464囊封导电结构462以进行保护。

仍参考图6a，根据操作116在互连结构420的第一表面420a上方放置模塑料470。如在图6a中展示，在模塑料470中模制装置芯片460。随后，接着翻转半导体封装40且透过粘着材料(未展示)将其附接到第一侧400a处的另一载体衬底(未展示)。接着，图案化绝缘层410(包含绝缘体404、光学装置层406及介电层408)以暴露第二表面420b处的互连结构420的部分。接着保形地形成聚合物层480以覆盖绝缘层410及互连结构420的暴露部分。随后，图案化聚合物层480以暴露第二表面420b处的互连结构420的部分。

仍参考图6a，在聚合物480上方形成导电材料且接着图案化导电材料。因此，根据操作118在第二侧400b处衬底上方形成多个导电层484。换句话说，在绝缘层410的第四表面410b上方形成导电层484。导电层484充当ubm层。接着形成多个外部终端486使其与导电层484接触。

如上文提及，由于绝缘层410的厚度小于50μm，因此导电层484能够提供从绝缘层410的第一侧400a到第二侧400b的垂直电连接。换句话说，使用导电层484取代常规用于提供垂直电连接的tsv。

参考图6b，接着根据操作120在第二侧400b处衬底上方放置光学芯片440。换句话说，在绝缘层410的第四表面410b上方放置光学芯片440。光学芯片440透过如在图6b中展示的导电层484电耦合到互连结构420。此外，可透过底胶材料444将光学芯片440附装到衬底。如在图6b中展示，在本揭露的一些实施例中，透过光学胶(未展示)将光纤或其它外部光学耦合装置456附装到互连结构420及绝缘层410的侧表面。且在绝缘层410中的光学装置层406中相邻于光纤456形成至少一个边缘耦合器458。

图7是在一些实施例中根据本揭露实施例的方面的半导体封装42的剖面图。因此，为清楚及简单起见，由相同参考数字识别图6a到6b及图7中的类似构件。可执行用于制作半导体封装11的方法以形成半导体封装42。如在图7中展示，在本揭露的一些实施例中，在执行操作116之前透过光学胶将间隔件450附装到互连结构420的第一表面420a。间隔件450对预定波长范围的电磁波透明。在本揭露的一些实施例中，间隔件450可包含硅或玻璃，但不限于此。且在操作120之后透过例如但不限于光学胶将光纤或其它外部光学耦合装置456附装到间隔件450的顶表面。光纤或其它外部光学耦合装置456经配置以传输预定波长范围的电磁波。因此，可进一步改进光学耦合效率。

图8是在一些实施例中根据本揭露实施例的方面的半导体封装44的剖面图。因此，为清楚及简单起见，由相同参考数字识别图6a到6b及图8中的类似构件。可执行用于制作半导体封装11的方法以形成半导体封装44。如在图8中展示，在本揭露的一些实施例中，块体结构402可保留在衬底400上第二侧400b处且剩余块体结构402包含小于约50μm的厚度。

根据上述实施例，光学芯片440经放置于第二侧400b处，而装置芯片460处在第一侧400b。换句话说，光学芯片440及装置芯片460经放置于半导体封装40/42/44的相对侧处。如在图6a到8中展示，尽管未将光学芯片440模制在模塑料470中，但将光学芯片440放置于其中放置导电层484及外部终端486的第二侧400b处，因此仍改进半导体封装40/42/44的平面度。

图9a到9g绘示根据一些实施例中在本揭露实施例的方面构建的各种制作阶段的半导体封装50的剖面图。应理解，图4a到4m及图9a到9g中的类似构件可包含类似材料，因此为了简洁而省略所述细节。可执行用于制作半导体封装20的方法以形成半导体封装50且为了简洁而省略所述细节。

参考图9a，根据操作202提供衬底500。衬底500包含第一侧500a及与第一侧500a相对的第二侧500b。在本揭露的一些实施例中，衬底500包含形成于第一侧500a处的绝缘体层504上的半导体层506。绝缘体层504经设置于块体结构502(通常硅或玻璃衬底)上。还可使用其它物质，例如多层或梯度衬底。在本揭露的一些实施例中，可执行各种操作以在半导体层506中形成例如调制器、波导、检测器、光栅及/或耦合器的光学装置。因此，半导体层506可被称为光学装置层506。换句话说，光学装置层506包含调制器、波导、检测器、光栅或耦合器。在本揭露的一些实施例中，可视需要形成除光学装置外的装置。另外，可在绝缘体层504上方形成包含(若干)绝缘材料的介电层508以提供保护且形成平坦表面以供随后操作。在一些实施例中，可在绝缘层508、半导体层506、绝缘体层504及块体结构502中形成多个开口512，如在图9a中展示。

参考图9b，在开口512中形成多个连接器514。在一些实施例中，连接器514填充开口512，但本揭露实施例不限于此。参考图9c，根据操作202在第一侧500a处衬底500上方形成互连结构520。因此，将光学装置层506夹置于至少一个绝缘体层504与互连结构520之间。互连结构520包含第一表面520a及与第一表面520a相对的第二表面520b，且互连结构520的第二表面520b面向衬底500及光学装置层506中的介电层508。互连结构520可包含一或多个rdl，且rdl可包含具有形成于其中的导电线524的介电层522的层。互连结构520可电耦合到光学装置层506中的光学装置或其它装置。在一些实施例中，互连结构520经电耦合到连接器514。

参考图9d，根据操作204在互连结构520的第一表面520a上方放置至少一个光学芯片540。在本揭露的一些实施例中，光学芯片540可包含具有光源(例如但不限于半导体激光或发光二极管)的组合件。光学芯片540透过导电结构542电耦合到互连结构520。另外，可使用底胶填充544囊封导电结构542以进行保护。此外，透过光学胶将间隔件550附装到互连结构520的第一表面520a。间隔件550对预定波长范围的电磁波透明。另外，可在间隔件550的顶表面上方形成一护层552以用于保护。在本揭露的一些实施例中，保护层552可包含daf，但不限于此。在本揭露的一些实施例中，在互连结构520的第一表面520a上方放置装置芯片560。装置芯片560可为电子集成电路(eic)芯片。在本揭露的一些实施例中，装置芯片560可提供半导体封装50的所需电子功能。装置芯片560透过导电结构562电耦合到互连结构520。另外，可使用底胶填充564囊封导电结构562以进行保护。

仍参考图9d，根据操作206在互连结构520的第一表面520a上方放置模塑料570。如在图9d中展示，在模塑料570中模制光学芯片540、间隔件550及装置芯片560。模塑料570可为单层膜或复合堆叠。应用模塑料570以保护光学芯片540、间隔件550及装置芯片560且提供机械刚度且增强半导体封装50的机械强度。在本揭露的一些实施例中，通过模塑料570覆盖光学芯片540的至少一边缘。

参考图9e，接着翻转衬底500且透过粘着材料531将其附接到第一侧500a处的载体衬底530。此后，根据操作208从第二侧500b薄化衬底500以暴露连接器514。在本揭露的一些实施例中，通过从第二侧500b薄化衬底500而去除衬底500的块体结构502。在本揭露的一些实施例中，块体结构502可保留在第二侧500b处衬底500上且剩余块体结构502包含小于约50μm的厚度，如在图9e中展示。在一些实施例中，介电层508及包含绝缘体层504及半导体层506的经薄化衬底500(具有或不具有块体结构502)被称为绝缘层510，且绝缘层510包含小于约50μm的厚度。如在图9e中展示，绝缘层510包含面向互连结构520的第二表面520b的第三表面510a及与第三表面510a相对的第四表面510b。

参考图9f，形成聚合物层580以覆盖绝缘层510及暴露连接器514的部分。随后，图案化聚合物层580以从第四表面510b暴露连接器514。在一些实施例中，在图9f中展示的操作是可选的。接着，在绝缘层510、聚合物层580及暴露连接器514上方形成导电材料582。在本揭露的一些实施例中，导电材料582可包含扩散阻障层及晶种层(未展示)。

参考图9g，在导电材料582上形成另一图案化光刻胶(未展示)。接着，使用充当掩模的图案化光刻胶去除导电材料582的部分。因此，根据操作210在第二侧500b处衬底上方形成多个导电层584。换句话说，在绝缘层510的第四表面510b上方形成导电层584。导电层584充当ubm层。如在图9g中展示，透过连接器514将导电层584电耦合到互连结构520。

仍参考图9g，去除图案化光刻胶，且形成多个外部终端586使其与导电层584接触。外部终端586可包含焊球、金属垫、金属柱及/或其组合。尽管未展示，但本领域技术人员将容易地认识到，接着去除粘着材料531及载体衬底530，且翻转半导体封装50。此外，去除间隔件550的顶表面上方的保护层552且可透过例如但不限于光学胶将光纤或其它外部光学耦合装置(未展示)附装到间隔件550的顶表面。如上文提及，光纤经配置以传输预定波长范围的电磁波。此外，本领域技术人员将理解，在一些实施例中，可透过如前述提及且在图5中展示的光学胶(未展示)将光纤或其它外部光学耦合装置附装到互连结构520及绝缘层510的侧表面。且如前述及图5中展示般在绝缘层510中的光学装置层506中相邻于光纤或其它外部光学耦合装置形成至少一个边缘耦合器(未展示)。

根据上述实施例，在模塑料570中模制光学芯片540，因此改进半导体封装50的平面度。在一些实施例中，剩余块体结构502提供较强机械强度。在一些实施例中，可将光学芯片540放置于第二侧500b处衬底500上方。换句话说，将光学芯片540放置于绝缘层510的第四表面510b上方。在所述实施例中，光学芯片540透过导电层584及连接器514电耦合到互连结构520。

在本揭露实施例中，具有或不具有块体结构的绝缘层(包含绝缘体层、光学装置层及介电层)充当无tsv的结构，使得在不具有tsv的情况下将导电层电耦合到互连结构。即，导电层提供从绝缘层的第一侧到第二侧的垂直电连接。因此，因tsv信号路径(其可为超过100μm)的消除而缩短路由路径。因此，减小电损耗且改进电性能。因此简化用于形成半导体封装的制作方法。更重要的是，由于光学芯片模制在模塑料内或放置于其中放置导电层及外部终端的侧处，因此改进半导体封装的平面度。

在一些实施例中，提供一种半导体封装。所述半导体封装包含：互连结构，其具有第一表面及与所述第一表面相对的第二表面；至少一个光学芯片，其在所述互连结构的所述第一表面上方且电耦合到所述互连结构；绝缘层，其接触所述互连结构的所述第二表面；及模塑料，其在所述互连结构的所述第一表面上方。所述绝缘层包含面向所述互连结构的所述第二表面的第三表面及与所述第三表面相对的第四表面。通过所述模塑料覆盖所述光学芯片的至少一边缘。

在一些实施例中，提供一种半导体封装。所述半导体封装包含：互连结构，其具有第一表面及与所述第一表面相对的第二表面；绝缘层，其接触所述互连结构的所述第二表面，其中所述绝缘层具有面向所述互连结构的所述第二表面的第三表面及与所述第三表面相对的第四表面；至少一个光学芯片，其在所述绝缘层的所述第四表面上方且电耦合到所述互连结构；及模塑料，其在所述互连结构的所述第一表面上方。

在一些实施例中，提供一种用于制作半导体封装的方法。所述方法包含：提供包括第一侧及与所述第一侧相对的第二侧的衬底，所述衬底包括所述第一侧处的至少一个绝缘层及所述绝缘层上方的互连结构；从所述第二侧薄化所述衬底；在所述衬底上方放置至少一个光学芯片；在所述互连结构上方放置模塑料；及在所述第二侧处所述衬底上方形成多个导电层。所述导电层经电耦合到所述互连结构。

前文概述若干实施例的特征，使得本领域技术人员可更好理解本揭露实施例的方面。本领域技术人员应了解，其可容易地使用本揭露实施例作为设计或修改用于实行本文中介绍的实施例的相同目的及/或实现相同优点的其它工艺及结构的基础。本领域技术人员还应认识到，这些等效构造并不脱离本揭露实施例的精神及范围，且其可在不脱离本揭露实施例的精神及范围的情况下在本文中做出各种改变、替代及更改。

符号说明

10半导体封装

11半导体封装

20半导体封装

30半导体封装

32半导体封装

40半导体封装

42半导体封装

44半导体封装

50半导体封装

102操作

104操作

106操作

108操作

110操作

112操作

114操作

116操作

118操作

120操作

202操作

204操作

206操作

208操作

210操作

300衬底

300a第一侧

300b第二侧

302块体结构

304绝缘体层

306半导体层/光学装置层

308介电层

310绝缘层

310a第三表面

310b第四表面

320互连结构

320a第一表面

320b第二表面

322介电层

324导电线

330载体衬底

331粘着材料

332载体衬底

333粘着材料

334载体衬底

335粘着材料

336光刻胶

337光刻胶

338光刻胶

340光学芯片

342导电结构

344底胶填充/底胶材料

350间隔件

352保护层

356光纤/外部光学耦合装置

358边缘耦合器

360装置芯片

362导电结构

364底胶填充

370模塑料

380聚合物层

382导电材料

384导电层

386外部终端

400a第一侧

400b第二侧

402块体结构

404绝缘体层

406半导体层/光学装置层

408介电层

410绝缘层

410a第三表面

410b第四表面

420互连结构

420a第一表面

420b第二表面

422介电层

424导电线

440光学芯片

444底胶材料

450间隔件

456外部光学耦合装置

460装置芯片

462导电结构

464底胶填充

470模塑料

480聚合物层

484导电层

486外部终端

500衬底

500a第一侧

500b第二侧

502块体结构

504绝缘体层

506半导体层/光学装置层

508介电层

510绝缘层

510a第三表面

510b第四表面

512开口

514连接器

520互连结构

520a第一表面

520b第二表面

522介电层

524导电线

530载体衬底

531粘着材料

540光学芯片

542导电结构

544底胶填充

550间隔件

552保护层

560装置芯片

562导电结构

564底胶填充

570模塑料

580聚合物层

582导电材料

584导电层

586外部终端