具有TSV结构的半导体封装的制作方法

本申请要求于2018年2月5日在韩国知识产权局递交的韩国专利申请no.10-2018-0013809的优先权，并在此通过引用并入其全部公开的内容。

本公开涉及一种半导体封装，更具体地，涉及包括通孔(tsv)结构的半导体封装。

背景技术：

半导体封装是包含一个或多个半导体集成电路的外壳。半导体封装负责保护集成电路免受冲击和腐蚀，从而为集成电路提供电接触，并且负责消散由集成电路产生的热量。正在开发现代半导体封装以包封较小的集成电路同时从中消散更多的热量。

技术实现要素：

一种半导体封装包括：具有第一表面以及与所述第一表面相对的第二表面的基板。竖直堆叠芯片结构安装在所述基板的所述第一表面上。所述堆叠芯片结构包括第一半导体芯片和设置在所述第一半导体芯片上的第二半导体芯片。第三半导体芯片安装在所述基板的所述第一表面上并与所述堆叠芯片结构水平间隔开。封装模塑料设置在所述基板的所述第一表面上并覆盖所述堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁。电磁屏蔽层沿着所述封装模塑料的侧壁并沿着所述封装模塑料的上表面延伸。所述第一半导体芯片设置在所述第二半导体芯片和所述基板之间。所述第一半导体芯片与第一接地通孔相连，并且与第一信号/电力通孔相连。所述第二半导体芯片与第二接地通孔相连。所述电磁屏蔽层与所述第二接地通孔相连。

一种半导体封装包括：具有第一表面以及与所述第一表面相对的第二表面的基板。第一半导体芯片安装在所述基板的所述第一表面上并与多个第一通孔相连。第二半导体芯片安装在所述基板的所述第二表面上并与所述第一半导体芯片水平间隔开。封装模塑料设置在所述基板的所述第一表面上并覆盖所述第一半导体芯片的侧壁且覆盖所述第二半导体芯片的侧壁。电磁屏蔽层沿着封装模塑料的侧壁和封装模塑料的上表面延伸，并与多个第一通孔中的一些通孔相连。

一种半导体封装包括：具有第一表面以及与所述第一表面相对的第二表面的基板。竖直堆叠芯片结构安装在所述基板的所述第一表面上。所述竖直堆叠芯片结构包括第一半导体芯片和设置在所述第一半导体芯片上的第二半导体芯片。所述第三半导体芯片安装在所述基板的所述第一表面上并与所述竖直堆叠芯片结构水平间隔开。封装模塑料设置在所述基板的所述第一表面上并覆盖所述竖直堆叠芯片结构的侧壁且覆盖所述第三半导体芯片的侧壁。电磁屏蔽层沿着所述封装模塑料的侧壁和上表面延伸。第二半导体芯片没置在所述竖直堆叠芯片结构的顶部。所述第一半导体芯片设置在第二半导体芯片和基板之间。第一半导体芯片与多个第一通孔相连。第二半导体芯片与多个第二通孔相连。多个第二通孔中的第二通孔的数量与多个第一通孔中的第一通孔的数量不同。所述电磁屏蔽层与所述第二通孔相连。

附图说明

通过参考附图详细描述本公开的示例性实施例，本公开的以上和其他方面和特征将变得更清楚，在附图中：

图1是示出了根据本公开的示例性实施例的半导体封装的示意图；

图2是示出了根据本公开的示例性实施例的半导体封装的示意图；

图3是示出了根据本公开的示例性实施例的半导体封装的示意图；

图4是示出了根据本公开的示例性实施例的半导体封装的示意图；

图5是示出了根据本公开的示例性实施例的半导体封装的示意图；

图6是示出了根据本公开的示例性实施例的半导体封装的示意图；

图7是示出了根据本公开的示例性实施例的半导体封装的示意图；

图8是示出了根据本公开的示例性实施例的半导体封装的示意图；

图9是示出了根据本公开的示例性实施例的半导体封装的示意图；

图10是示出了根据本公开的示例性实施例的半导体封装的示意图；以及

图11是示出了根据本公开的示例性实施例的半导体封装的示意图。

具体实施方式

下面，参考附图详细描述本公开的示例性实施例。在描述中，为了清楚起见，使用特定术语。然而，本公开不旨在限于如此选择的特定术语，并且应该理解，每个特定元件包括以类似方式操作的所有技术等同物。

图1是示出了根据本公开的示例性实施例的半导体封装的示意图。

参考图1，根据本公开示例性实施例的半导体封装可以包括安装基板50、堆叠芯片结构40、第五半导体芯片500、封装模塑料60和用于屏蔽电磁波的屏蔽层70。

安装基板50可以为封装基板。例如，安装基板50可以是印刷电路板(pcb)或重分布层(rdl)基板。可以通过以晶片级在堆叠芯片结构40和第五半导体芯片500中形成重布线层和外部端子55来形成重分布层(rdl)基板，而无需印刷电路板。

安装基板50包括第一表面50a以及与所述第一表面50a相对的第二表面50b。

外部端子55可以设置在安装基板50的第二表面50b上。外部端子55可以将半导体封装电连接到外部设备。外部端子55可以向堆叠芯片结构40和/或第五半导体芯片500提供电信号，或可以从堆叠芯片结构40和/或第五半导体芯片向外部设备提供电信号。

通过在竖直方向(z方向)上顺序堆叠第一半导体芯片100、第二半导体芯片200、第三半导体芯片300和第四半导体芯片400来形成堆叠芯片结构40。

例如，第一半导体芯片100可以设置在堆叠芯片结构40的底部，因此第一半导体芯片100可以是堆叠芯片结构40中最靠近安装基板50的芯片。第四半导体芯片400可以设置在堆叠芯片结构40的顶部，因此第四半导体芯片400可以是堆叠芯片结构40中最远离安装基板50的芯片。

堆叠芯片结构40可以安装在安装基板50的第一表面50a上。堆叠芯片结构40可以与安装基板50电连接。

例如，第一半导体芯片至第四半导体芯片100、200、300和400均可以是半导体存储器芯片。半导体存储器芯片可以是诸如动态随机存取存储器(dram)或静态随机存取存储器(sram)的易失性半导体存储器芯片，或者可以是诸如相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、feram(铁电随机存取存储器)或rram(电阻随机存取存储器)的非易失性半导体存储器芯片。第五半导体芯片500可以是应用处理器(ap)或具有一个或多个核的中央处理单元(cpu)。

例如，第一半导体芯片100可以是逻辑芯片，第二半导体芯片至第四半导体芯片200、300和400可以是半导体存储器芯片。第一半导体芯片100可以是控制器芯片，用于控制与其电连接的第二半导体芯片至第四半导体芯片200、300和400的操作。

尽管图1中所示的半导体封装被示出为由彼此堆叠的四个半导体芯片组成，然而其他数量的芯片可以包括在堆叠芯片结构40内。

第一半导体芯片100可以包括第一芯片基板110和第一多个通孔125。

第一芯片基板110可以包括第一表面110a和与第一表面相对的第二表面110b。第一芯片基板110可以包括第一半导体基板115和第一半导体元件层120。第一芯片基板110的第一表面110a可以与第一半导体基板115相邻，且第一芯片基板110的第二表面110b可以与第一半导体元件层120相邻。

第一半导体基板115可以是体硅基板或soi(绝缘体上硅)基板。备选地，第一半导体基板115可以是硅基板，或可以是由其它材料制成的基板，所述其他材料包括但不限于硅锗、绝缘体上硅锗(sgoi)、锑化铟(insb)、碲化铅(pbte)化合物、砷化铟(inas)、磷化铟(inp)、砷化镓(gaas)和锑化镓(gasb)。

第一半导体元件层120可以包括各种单独器件和层间介电层。所述多个单独器件可以包括各种微电子器件，例如，诸如互补金属-绝缘体-半导体晶体管的金属氧化物半导体场效应晶体管(mosfet)、系统lsi(大规模集成)、闪存、dram、sram、eeprom、pram、mram或rram，诸如cis(cmos成像传感器)的图像传感器、微机电系统(mems)、有源元件、无源元件等。所述多个单独器件可以电连接到形成在第一半导体基板115中的导电区域。第一半导体元件层120可以包括导电布线或导电插塞，其将多个单独元件中的至少两个彼此电连接，或将多个分立元件电连接到第一半导体基板115的导电区域。此外，多个单独的器件可以通过相应的绝缘层彼此电断开。

第一芯片基板110可以包括钝化层，该钝化层包括在第一芯片基板110的第一表面110a和/或第二表面110b上的绝缘材料。

第一半导体芯片100包括多个第一通孔125。多个第一通孔125可以形成在第一芯片基板110上。多个第一通孔125可以穿透第一半导体基板115。

多个第一通孔125可以包括第一接地通孔126和第一信号/电力通孔127。第一信号/电力通孔127可以向包括在堆叠芯片结构40中的半导体元件层120、220、320和420提供电力或操作信号等。第一接地通孔126例如连接到接地区域。

尽管图1中示出了第一通孔125没有穿过第一芯片基板110，但是第一通孔125中的一个或多个可以穿过第一芯片基板110。

第一通孔125的形状及其延伸可以根据第一通孔125是在生产线前道(feol)工艺之前形成的、是在生产线前道(feol)工艺和生产线后道(beol)工艺之间形成的、是在beol工艺期间形成的、还是在beol工艺之后形成的而变化。

连接到第一半导体元件层120和/或第一通孔125的连接焊盘可以形成在第一芯片基板110的第一表面110a和第二表面110b上。

第一连接端子130可以形成在第一芯片基板110的第二表面110b上。第一连接端子130可以设置在第一半导体芯片100和安装基板50之间。第一连接端子130可以设置在堆叠芯片结构40和安装基板50之间。

尽管图1中示出了第一连接端子130为球形，但本公开不限于此。应当理解，第一连接端子130可以是焊料凸块类型，每个第一连接端子由柱状物和与柱状物连接的焊球组成。

第二半导体芯片200可以设置在第一半导体芯片100的顶上。第一半导体芯片100可以设置在第二半导体芯片200和安装基板50之间。第二半导体芯片200可以设置在第一芯片基板110的第一表面110a上。第二半导体芯片200可以包括第二芯片基板210和多个第二通孔225。

第二芯片基板210可以包括第一表面210a和与第一表面相对的第二表面210b。第二芯片基板210可以包括第二半导体基板215和第二半导体元件层220。第二芯片基板210的第一表面210a可以与第二半导体基板215相邻，且第二芯片基板210的第二表面210b可以与第二半导体元件层220相邻。

第二半导体芯片200包括多个第二通孔225。第二通孔225可以形成在第二芯片基板210中。第二通孔225可以穿透第二半导体基板215。

第二通孔225包括第二接地通孔226和第二信号/电力通孔227。第二接地通孔226连接到例如接地区域。第二信号/电力通孔227可以向包括在堆叠芯片结构40中的半导体元件层提供电力或操作信号等。

第二连接端子230可以形成在第二芯片基板210的第二表面210b上。第二连接端子230可以设置在第二半导体芯片200和第一半导体芯片100之间。尽管图1中示出了第二连接端子230为球形，但本公开不限于此。应当理解，第二连接端子230可以是焊料凸块类型，每个第二连接端子由柱状物和与柱状物耦接的焊球组成。

第三半导体芯片300可以设置在第二半导体芯片200的顶上。第二半导体芯片200可以设置在第三半导体芯片300和第一半导体芯片100之间。第三半导体芯片300可以设置在第二芯片基板210的第一表面210a上。第三半导体芯片300可以包括第三芯片基板310和多个第三通孔325。

第三芯片基板310可以包括第一表面310a和与第一表面310a相对的第二表面310b。第三芯片基板310可以包括第三半导体基板315和第三半导体元件层320。第三芯片基板310的第一表面310a可以与第三半导体基板315相邻。第三芯片基板310的第二表面310b可以与第三半导体元件层320相邻。

第三半导体芯片300包括多个第三通孔325。第三通孔325可以形成在第三芯片基板310中。第三通孔325可以穿透第三半导体基板315。

第三通孔325包括第三接地通孔326和第三信号/电力通孔327。第三接地通孔326连接到例如接地区域。第三信号/电力通孔327可以向包括在堆叠芯片结构40中的半导体元件层提供电力或操作信号等。

第三连接端子330可以形成在第三芯片基板310的第二表面310b上。第三连接端子330可以设置在第三半导体芯片300和第二半导体芯片200之间。尽管图1中示出了第三连接端子330为球形，但本公开不限于此。应当理解，第三连接端子330可以是焊料凸块类型，每个第三连接端子由柱状物和与柱状物耦接的焊球组成。

第四半导体芯片400可以设置在第三半导体芯片300的顶上。第三半导体芯片300可以设置在第四半导体芯片400和第二半导体芯片200之间。第四半导体芯片400可以设置在第三芯片基板310的第一表面310a上。第四半导体芯片400可以包括第四芯片基板410和多个第四通孔425。

第四芯片基板410可以包括第一表面410a和与第一表面410a相对的第二表面410b。第四芯片基板410可以包括第四半导体基板415和第四半导体元件层420。第四芯片基板410的第一表面410a可以与第四半导体基板415相邻，且第四芯片基板410的第二表面410b可以与第四半导体元件层420相邻。第四芯片基板410的第一表面410a可以是堆叠芯片结构40的顶表面，并且可以在屏蔽层70的正下方。

第四半导体芯片400包括多个第四通孔425。第四通孔425可以形成在第四芯片基板410上。第四通孔425可以穿透第四半导体基板415。

第四通孔425包括第四接地通孔。应注意，第四通孔425不需要包括第四信号/电力通孔。第四通孔425连接到例如接地区域。

例如，第三通孔325的数量可以等于第一通孔125的数量和第二通孔225的数量。

在半导体封装中，根据本公开的示例性实施例，第四通孔425的数量可以与第一通孔125的数量、第二通孔225的数量和第三通孔325的数量不同。因为第四通孔425不包括第四信号/电力通孔，所以第四通孔425的数量可以小于第一通孔125的数量、第二通孔225的数量和第三通孔325的数量中的每一个。

第四连接端子430可以形成在第四芯片基板410的第二表面410b上。第四连接端子430可以设置在第四半导体芯片400和第三半导体芯片300之间。尽管图1中示出了第四连接端子430为球形，但本公开不限于此。应当理解，第四连接端子430可以是焊料凸块类型，每个第四连接端子由柱状物和与柱状物耦接的焊球组成。

根据本公开的示例性实施例，第一半导体芯片100和第二半导体芯片200可以在没有第二连接端子230的情况下彼此直接接合。第二半导体芯片200和第三半导体芯片300可以在没有第三连接端子330的情况下彼此直接接合。第三半导体芯片300和第四半导体芯片400可以在没有第三连接端子330的情况下彼此直接接合。

在图1中，第一至第三通孔125、225和325中的每一个的数量是六个，并且第四通孔425的数量是两个。然而，应该理解，本公开不限于此，并且对于任何芯片而言可以存在任何数量的通孔。另外，在图1中，第一至第三信号/电力通孔127、227和327的数量是四个，并且第一至第四接地通孔126、226、326和426的数量是两个。然而，应该理解，本公开不限于此，并且对于任何芯片而言可以存在任何数量的信号/电力通孔以及接地通孔。另外，在图1中，第一信号/电力通孔127设置在第一接地通孔126之间，第二信号/电力通孔227设置在第二接地通孔226之间，且第三信号/电力通孔327设置在第三接地通孔326之间。然而，应该理解，本公开不限于此，并且可以备选地布置通孔。

第五半导体芯片500可以安装在安装基板50的第一表面50a上。第五半导体芯片500可以与安装基板50电连接。

第五半导体芯片500可以设置为使得其与堆叠芯片结构40间隔开。第五半导体芯片500可以在水平方向(x方向)上与堆叠芯片结构40间隔开。

第五半导体芯片500可以是逻辑半导体芯片。第五半导体芯片500可以是微处理器，并且可以是例如中央处理单元(cpu)、控制器或专用集成电路(asic)。根据本公开的示例性实施例，第五半导体芯片500可以是用于移动电话或智能电话的ap(应用处理器)。

第五半导体芯片500可以包括第五芯片基板510。第五芯片基板510可以包括第一表面510a和与第一表面510a相对的第二表面510b。第五芯片基板510可以包括第五半导体基板515和第五半导体元件层520。第五芯片基板510的第一表面510a可以与第五半导体基板515相邻，且第五芯片基板510的第二表面510b可以与第五半导体元件层520相邻。第五芯片基板510的第一表面510a可以是第五半导体芯片500的上表面。

第五连接端子530可以形成在第五芯片基板510的第二表面510b上。第五连接端子530可以设置在第五半导体芯片500和安装基板50之间。尽管图1中示出了第五连接端子530为球形，但本公开不限于此。应当理解，第五连接端子530可以是焊料凸块类型，每个第五连接端子由柱状物和与柱状物连接的焊球组成。

第一芯片间模塑料140可以设置在安装基板50和第一半导体芯片100之间。第一芯片间模塑料140可以设置在安装基板的第一表面50a和第一芯片基板110的第二表面110b之间。第一芯片间模塑料140可以覆盖第一连接端子130。

第二芯片间模塑料240可以设置在第一半导体芯片100和第二半导体芯片200之间。第二芯片间模塑料240可以覆盖第二连接凸块230。

第三芯片间模塑料340可以设置在第二半导体芯片200和第三半导体芯片300之间。第三芯片间模塑料340可以覆盖第三连接凸块330。

第四芯片间模塑料440可以设置在第三半导体芯片300和第四半导体芯片400之间。第四芯片间模塑料440可以覆盖第四连接凸块430。

第五芯片间模塑料540可以设置在安装基板50和第五半导体芯片500之间。第五芯片间模塑料540可以设置在安装基板的第一表面50a和第五芯片基板510的第二表面510b之间。第五芯片间模塑料540可以覆盖第五连接端子530。

第一至第五芯片间模塑料140、240、340、440和540中的每一个可以例如包括绝缘材料。

尽管第一芯片间模塑料140未示出为与图1中的第五芯片间模塑料540接触，但是本公开不限于此，并且第一芯片间模塑料140可以与第五芯片间模塑料540良好地接触。例如，它们可以是连续的芯片间模塑料。

封装模塑料60可以设置在安装基板50上。例如，封装模塑料60可以设置在安装基板50的第一表面50a上。

封装模塑料60可以覆盖堆叠芯片结构40的侧壁和第五半导体芯片500的侧壁。封装模塑料60可以覆盖第一至第四半导体芯片100、200、300和400中的每一个的侧壁。封装模塑料60可以包括绝缘材料。

在半导体封装中，根据本公开的示例性实施例，堆叠芯片结构40的顶表面可以不被封装模塑料60覆盖。例如，第四芯片基板410的第一表面410a和第五芯片基板510的第一表面510a可以被封装模塑料60暴露。封装模塑料60可以不覆盖堆叠芯片结构40的顶表面和第五半导体芯片500的上表面。

屏蔽层70可以设置在封装模塑料60、堆叠芯片结构40和第五半导体芯片500上。屏蔽层70可以沿着封装模塑料60的侧壁和上表面延伸。屏蔽层70可以沿着堆叠芯片结构40的顶表面和第五半导体芯片500的上表面延伸。屏蔽层70可以沿着安装基板50的侧壁延伸。

屏蔽层70可以与堆叠芯片结构40的顶表面相接触。屏蔽层70可以连接到第四通孔425。屏蔽层70可以连接到第四接地通孔。

屏蔽层70可以与第五半导体芯片500相接触。例如，屏蔽层70可以与通过封装模塑料60暴露的第五半导体芯片500的上表面接触。

屏蔽层70可以包括金属材料。例如，屏蔽层70可以包括银(ag)、铝(al)、铜(cu)、铂(pt)、锌(zn)、镍(ni)、铁(fe)和/或这些金属中的一种或多种的合金。

屏蔽层70与接地区域接触，使得半导体封装可以屏蔽半导体芯片100、200、300、400和500免受可能存在于半导体封装外部的电磁波，从而防止电磁干扰。通过这样做，屏蔽层70可以防止半导体封装的破损和故障，并提供操作可靠性。另外，屏蔽层70还可以阻挡由各种半导体芯片100、200、300、400和500产生的电磁波离开半导体封装，从而防止相邻半导体器件或其他邻近电路元件的故障。屏蔽层70还可以用作散热构件，用于将堆叠芯片结构40和/或第五半导体芯片500中产生的热量消散到半导体封装的外部。

尽管图1中将屏蔽层70示出为单层，然而本公开不限于此。应该理解，屏蔽层70可以实现为导电层的堆叠。

图2是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图2的半导体封装和图1的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的相应元件。

参考图2，在根据本公开示例性实施例的半导体封装中，封装模塑料60的一部分可以插入在安装基板50和堆叠芯片结构40之间以及在安装基板50和第五半导体芯片500之间。

封装模塑料60可以覆盖第一连接凸块130和第五连接凸块530。

封装模塑料60可以用作安装基板50和第一半导体芯片100之间的第一芯片间模塑料140(参见图1)，以及安装基板50和第五半导体芯片500之间的第五芯片间模塑料540(参见图1)。

图3是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图3的半导体封装和图1的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图3，在半导体封装中，根据本公开的示例性实施例，堆叠芯片结构40和第五半导体芯片500可以与安装基板50接触。第一半导体芯片100可以与安装基板50接触。

第一连接端子130(参见图1)可以不设置在第一半导体芯片100和安装基板50之间。第五连接端子530(参见图1)可以不设置在第五半导体芯片500和安装基板50之间。

在形成覆盖堆叠芯片结构40和第五半导体芯片500的封装模塑料60之后，可以在第一芯片基板110的第二表面110b和第五芯片基板510的第二表面510b上形成与第一半导体元件层120和第五半导体元件层520相连的安装基板50。

安装基板50可以是例如重分布层(rdl)基板。

图4是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图4的半导体封装和图1的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图4，在半导体封装中，根据本公开的示例性实施例，封装模塑料60还覆盖第五半导体芯片500的上表面。

封装模塑料60的一部分可以插入在第五半导体芯片500的上表面和屏蔽层70之间。半导体芯片500可能不与屏蔽层70接触。

虽然堆叠芯片结构40的顶表面可以通过封装模塑料60暴露，但是第五半导体芯片500的上表面可以不被封装模塑料60暴露。

图5是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图5的半导体器件和图4的半导体器件之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图5，在半导体器件中，根据本公开的示例性实施例，屏蔽层70可以与第五半导体芯片500接触。

封装模塑料60可以包括用于暴露第五半导体芯片500的暴露孔60h。暴露孔60h可以暴露第五半导体芯片500的上表面。

屏蔽层70可以沿着暴露孔60h延伸。屏蔽层70可以与通过暴露孔60h暴露的第五半导体芯片500的上表面的至少一部分接触。

图6是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图6的半导体封装和图1的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图6，根据本公开示例性实施例的半导体封装还可以包括在屏蔽层70和堆叠芯片结构40之间延伸的插入绝缘层80。

第四通孔425包括第四接地通孔426和第四信号/电力通孔427。例如，第四通孔425的数量可以等于第三通孔325的数量。

第四通孔425中的一些通孔没有与屏蔽层70相连。例如，在第四通孔425中，第四接地通孔426连接到屏蔽层70，而第四信号/电力通孔427不连接到屏蔽层70。

在半导体封装中，根据本公开的示例性实施例，第四通孔425中的一些通孔连接到屏蔽层70，而第四通孔425中的另一些通孔不连接到屏蔽层70。

插入绝缘层80包括用于暴露第四通孔425中的一些通孔的孔80h。屏蔽层70可以通过孔80h连接到第四通孔425中的一些通孔。

插入绝缘层80的孔80h暴露第四接地通孔426。屏蔽层70可以通过孔80h连接到第四接地通孔426。

插入绝缘层80覆盖第四信号/电力通孔427。第四信号/电力通孔427可以被第四芯片基板410暴露，类似于第四接地通孔426。由于插入绝缘层80覆盖第四信号/电力通孔427，因此屏蔽层70不与第四信号/电力通孔427相连。

插入绝缘层80可以包括无机材料层和/或有机材料层。

在半导体封装中，根据本公开的示例性实施例，插入绝缘层80可以不在第五半导体芯片500的上表面和屏蔽层70之间延伸。

尽管插入绝缘层80没有沿着图6中的封装模塑料60的上表面延伸，然而本公开不限于此，并且插入绝缘层80可以沿着封装模塑料60的上表面的至少一部分良好地延伸。

另外，尽管插入绝缘层80被示出为沿着堆叠芯片结构40的顶表面(除了暴露第四接地通孔426的部分之外)延伸，但是本公开不限于此。应当理解，插入绝缘层80可以覆盖暴露第四信号/电力通孔427的部分。插入绝缘层80仅需要使屏蔽层70与第四信号/电力通孔427绝缘。

图7是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图7的半导体封装和图6的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图7，在根据本公开示例性实施例的半导体封装中，封装模塑料60的一部分可以插入在安装基板50和堆叠芯片结构40之间以及在安装基板50和第五半导体芯片500之间。

封装模塑料60可以覆盖第一连接凸块130和第五连接凸块530。

封装模塑料60可以用作安装基板50和第一半导体芯片100之间的第一芯片间模塑料140(参见图6)，以及安装基板50和第五半导体芯片500之间的第五芯片间模塑料540(参见图6)。

图8是示出了根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图8的半导体封装和图6的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图8，在半导体封装中，根据本公开的示例性实施例，插入绝缘层80可以设置在屏蔽层70和第五半导体芯片500之间。插入绝缘层80可以在屏蔽层70和第五半导体芯片500之间延伸。

插入绝缘层80可以沿着第五半导体芯片500的上表面、堆叠芯片结构40的顶表面和封装模塑料60的上表面延伸。与附图中所示的布置不同，插入绝缘层80可以暴露第五半导体芯片500的一部分。

图9是用于示出根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图9的半导体封装和图6的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图9，在半导体封装中，根据本公开的示例性实施例，堆叠芯片结构40和第五半导体芯片500可以与安装基板50接触。第一半导体芯片100可以与安装基板50接触。

第一连接端子130(参见图1)可以不设置在第一半导体芯片100和安装基板50之间。第五连接端子530(参见图1)可以不设置在第五半导体芯片500和安装基板50之间。

安装基板50可以是例如重分布层(rdl)基板。

图10是用于示出根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图10的半导体封装和图6的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图10，在根据本公开的示例性实施例的半导体封装中，封装模塑料60可以设置在第五半导体芯片500的上表面和屏蔽层70之间。

封装模塑料60覆盖第五半导体芯片500的上表面。半导体芯片500可以不与屏蔽层70接触。

虽然堆叠芯片结构40的顶表面可以从封装模塑料60暴露，但是第五半导体芯片500的上表面可以不从封装模塑料60暴露。

图11是用于示出根据本公开的示例性实施例的半导体封装的示意图。为了便于说明，将聚焦描述图11的半导体封装和图10的半导体封装之间的差异。应理解，本文所示的各种元件可以至少类似于已经描述的对应元件。

参考图11，在根据本公开的示例性实施例的半导体器件中，屏蔽层70可以与第五半导体芯片500接触。

封装模塑料60可以包括用于暴露第五半导体芯片500的暴露孔60h。暴露孔60h可以暴露第五半导体芯片500的上表面。

屏蔽层70可以沿着暴露孔60h延伸。屏蔽层70可以与通过暴露孔60h暴露的第五半导体芯片500的上表面的至少一部分接触。

本文描述的示例性实施例是说明性的，并且可以在不脱离本公开的精神或所附权利要求的范围的情况下引入许多变化。例如，不同示例性实施例的元件和/或特征可以在本公开和所附权利要求的范围内彼此组合和/或彼此替换。