瓷坯体10的宽度尺寸优选为0.3mm?0.55mm。陶瓷坯体10的厚度尺寸优选为0.07mm?0.25mm。陶瓷坯体10的长度尺寸与陶瓷坯体10的厚度尺寸之比(陶瓷坯体10的长度尺寸:陶瓷坯体10的厚度尺寸)优选为0.6: 0.07?1.05: 0.15。
[0052]陶瓷坯体10由根据层叠陶瓷电子部件I的功能的适当的陶瓷构成。具体来讲，在层叠陶瓷电子部件I为电容器的情况下，能够通过电介质陶瓷来形成陶瓷坯体10。作为电介质陶瓷的具体例，举例有例如:BaTi03、CaT13> SrT13> CaZrO3等。根据层叠陶瓷电子部件I中要求的特性,也可以适当地在陶瓷坯体10中添加例如Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、稀土类化合物等副成分。
[0053]在层叠陶瓷电子部件I为压电部件的情况下，能够通过压电陶瓷来形成陶瓷坯体10。作为压电陶瓷的具体例，举例有例如PZT(锆钛酸铅)系陶瓷等。
[0054]在层叠陶瓷电子部件I为例如热敏电阻的情况下，能够通过半导体陶瓷来形成陶瓷坯体10。作为半导体陶瓷的具体例，举例有例如尖晶石系陶瓷等。
[0055]在层叠陶瓷电子部件I为例如电感器的情况下，能够通过磁性体陶瓷来形成陶瓷坯体10。作为磁性体陶瓷的具体例，举例有例如铁氧体陶瓷等。
[0056](内部电极)
[0057]如图2?图5所示，在陶瓷坯体10的内部，设置有多个第I内部电极11和多个第2内部电极12。
[0058]第I以及第2内部电极11、12被沿着厚度方向T交替设置。在厚度方向T上相邻的第I内部电极11与第2内部电极12通过陶瓷部1g而对置。陶瓷部1g的厚度能够为
0.4ym ?0.8ym 左右，优选为 0.3 μ m ?0.5 μ m。
[0059]第I内部电极11是矩形形状。第I内部电极11被设置为与第I以及第2主面10a、10b(参照图1)平行。也就是说，第I内部电极11被沿着长度方向L以及宽度方向W而设置。第I内部电极11在第I端面1e露出，在第I以及第2主面10a、10b、第I以及第2侧面10c、10d、以及第2端面1f不露出。
[0060]第2内部电极12是矩形形状。第2内部电极12被设置为与第I以及第2主面10a、10b(参照图1)平行。也就是说，第2内部电极12被沿着长度方向L以及宽度方向W而设置。因此，第2内部电极12与第I内部电极11相互平行。第2内部电极12在第2端面1f露出，在第I以及第2主面10a、10b、第I以及第2侧面10c、10d、第I端面1e不露出。因此，第I以及第2内部电极11、12不分别设置在陶瓷坯体10的宽度方向W上的端部。换言之，陶瓷坯体10在宽度方向W的端部，具有未设置第I以及第2内部电极11、12的部分。
[0061]由于设置有陶瓷坯体10的第I以及第2内部电极11、12的部分和未设置的部分，导致陶瓷坯体10的厚度不同。设置有陶瓷坯体10的内部电极11、12的部分相对较厚，未设置陶瓷坯体10的内部电极11、12的部分相对较薄。因此，如图5以及图6所示，在第I主面10a，形成沿着长度方向L延伸的阶差部10al、10a2。另一方面，在本实施方式中，在第2主面1b不形成阶差部。并且，本发明并不限定于该结构。也可以在第2主面1b形成阶差部10bl、10b2。但是，在该情况下，第2主面1b的阶差部10bl、10b2的大小比第I主面1a的阶差部10al、10a2的大小还小。沿着阶差部10al、10a2的厚度方向T的高度优选为陶瓷坯体10的厚度的0.03倍?0.07倍，更优选为0.04倍?0.07倍。此外，第2主面1b的阶差部10bl、10b2的大小优选为第I主面1a的阶差部10al、10a2的大小的0.2倍?0.3倍。另外，阶差部10bl、10b2、10al、10a2的高度能够通过在通过将层叠陶瓷电子部件I的第I端面1e或者第2端面1f抛光到长度方向L的中央来除去露出的抛光面的抛光下垂部之后，对投影到抛光面的第I主面1a与阶差部1al或者阶差部10a2的高度差、或者第2主面1b与阶差部1bl或者阶差部10b2的高度差进行测定来求出。
[0062]第I以及第2内部电极11、12能够由适当的导电材料构成。第I以及第2内部电极11、12能够由包含例如从由N1、Cu、Ag、Pd以及Au构成的群中选择的金属、或者从由N1、Cu、Ag、Pd以及Au构成的群中选择的一种以上的金属的合金(例如，Ag-Pd合金等)构成。
[0063]第I以及第2内部电极11、12的厚度优选为例如0.2 μ m?2.0 μ m左右。
[0064](外部电极)
[0065]如图1以及图2所示，层叠陶瓷电子部件I具备第I以及第2外部电极13、14。
[0066]第I外部电极13在第I端面1e与第I内部电极11电连接。第I外部电极13被按照从第I端面1e起，直至第I以及第2主面10a、1b以及第I以及第2侧面10c、10d的方式而设置。
[0067]另一方面，第2外部电极14在第2端面1f与第2内部电极12电连接。第2外部电极14被按照从第2端面1f起，直至第I以及第2主面10a、10b以及第I以及第2侧面10c、10d的方式而形成。
[0068]第I以及第2外部电极13、14分别具有包含Cu的镀膜。这里，包含Cu的镀膜中包括:由Cu构成的镀膜和由Cu合金构成的镀膜。以下，将“包含Cu的镀膜”作为“Cu镀膜”。
[0069]具体来讲，在本实施方式中，第I以及第2外部电极13、14分别具有:被配置在陶瓷坯体10上的烧成电极层、被配置在烧成电极层上的Cu镀膜。Cu镀膜也可以由多个Cu镀膜的层叠体构成。
[0070]在本实施方式中，Cu镀膜构成第I以及第2外部电极13、14的最表层。第I以及第2外部电极13、14分别不具有Ni镀膜。这里，所谓“烧成电极层”，是指通过包含导电材的糊膏的烧制而形成的电极层。
[0071]但是，在将层叠陶瓷电子部件安装在安装基板时，层叠陶瓷电子部件可能损伤。具体来讲，层叠陶瓷电子部件中可能产生裂缝。本发明者经过认真研究，发现在将形成有大的阶差的第I主面侧向着安装基板来安装层叠陶瓷电子部件时，层叠陶瓷电子部件容易损伤，在将具有小阶差的或者实质上没有阶差的第2主面侧向着安装基板来安装层叠陶瓷电子部件时，层叠陶瓷电子部件不容易损伤。
[0072]因此，在本实施方式中，包含在第I以及第2外部电极13、14中的Cu镀膜位于第I主面1a上的部分的沿着长度方向L的长度L2、L4与位于第2主面1b上的部分的沿着长度方向L的长度L1、L3不同。因此，通过测定位于Cu镀膜的第I以及第2主面10a、10b上的部分的长度，能够辨别沿着层叠陶瓷电子部件I的厚度方向T的方向。因此，能够容易地将阶差小的或者实质上没有阶差的第2主面1b侧向着安装基板来安装到安装基板。因此，在层叠陶瓷电子部件I的安装时，层叠陶瓷电子部件I不容易损伤。
[0073]从为了能够更可靠地辨别沿着层叠陶瓷电子部件I的厚度方向T的方向的观点出发，位于第2主面1b上的部分的沿着长度方向L的长度(L1、L3)相对于包含在第I以及第2外部电极13、14中的Cu镀膜位于第I主面1a上的部分沿着长度方向L的长度(L2、L4)的比(L1/L2或者L3/L4)优选为1.03以上或者1.3以下，更优选为1.1以上或者1.3以下。
[0074]从更可靠地对安装时的层叠陶瓷电子部件I的损伤进行抑制的观点出发，优选位于阶差小的或者实质上未形成阶差的第2主面1b上的Cu镀膜的部分沿着长度方向L的长度L1、L3比位于第I主面1a上的Cu镀膜的部分沿着长度方向L的长度L2、L4长。优选位于第2主面1b上的Cu镀膜的部分沿着长度方向L的长度L1、L3是位于第I主面1a上的Cu镀膜的部分沿着长度方向L的长度L2、L4的1.03倍以上，更优选为1.1倍以上。在该情况下，能够缩短第2主面1b中的第I外部电极13与第2外部电极14之间的沿着长度方向L的距离。因此，能够缩短在安装时相对于安装基板按压层叠陶瓷电子部件I时的支点间距离。因此，层叠陶瓷电子部件I的安装时的损伤被更有效地抑制。优选第2主面1b中的第I外部电极13与第2外部电极14之间的沿着长度方向L的距离是第I主面1a中的第I外部电极13与第2外部电极14之间的沿着长