封装结构及其制法
【技术领域】
[0001] 本发明涉及一种封装结构，尤指一种得提升堆栈良率的封装结构。
【背景技术】
[0002] 随着半导体封装技术的演进，半导体装置（Semiconductordevice)已开发出不同 的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装件以形成封装堆栈结构 (PackageonPackage,POP),此种封装方式能发挥系统封装（SiP)异质整合特性，可将不同 功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计 达到系统的整合，适合应用于轻薄型各种电子产品。
[0003] -般封装堆栈结构（PoP)仅以焊锡球（solderball)堆栈与电性连接上、下封装 件，但随着产品尺寸规格与线距越来越小，该些焊锡球之间容易发生桥接（bridge)现象， 将影响产品的良率。
[0004] 于是，遂发展出一种封装堆栈结构，以铜柱（Cupillar)作支撑，以增加隔离 (standoff)效果，可避免发生桥接现象。第1A及1B图为现有封装堆栈结构1的制法的剖 面示意图。
[0005] 如图1A所示，先提供一具有相对的第一及第二表面11a，lib的第一基板11，且于 该第一基板11的第一表面11a上形成多个铜柱13。
[0006] 如图1B所示，设置一电子组件15于该第一表面11a上且以覆晶方式电性连接该 第一基板11，再叠设一第二基板12于该铜柱13上，之后形成封装胶体16于该第一基板11 的第一表面11a与该第二基板12之间。具体地，该第二基板12藉由多个导电组件17结合 该铜柱13,且该导电组件17由金属柱170与焊锡材料171构成。
[0007] 然而，现有封装堆栈结构1中，该铜柱13以电镀形成，致使其尺寸变异不易控制， 所以容易发生各铜柱13的高度不一致的情况，因而产生接点偏移的问题，致使该些导电组 件17与该些铜柱13接触不良，而造成电性不佳，因而影响产品良率。
[0008] 因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
【发明内容】
[0009] 鉴于上述现有技术的缺失，本发明的主要目的为提供一种封装结构及其制法，以 增加隔离效果及避免桥接现象。
[0010] 本发明的封装结构，包括：第一基板；增层部，其设于该第一基板上并电性连接该 第一基板，且该增层部具有开口；至少一电子组件，其设于该开口中，且电性连接该第一基 板；堆栈件，其设于该增层部上，以令该堆栈件叠设于该第一基板上；以及封装胶体，其设 于该增层部与该堆栈件之间。
[0011] 本发明还提供一种封装结构的制法，其包括：提供一第一基板，该第一基板上具有 增层部，且该增层部具有开口；设置至少一电子组件于该开口中，且该电子组件电性连接该 第一基板；以及设置堆栈件于该增层部上，以令该堆栈件叠设于该第一基板上。
[0012] 前述的制法中，该第一基板的制程包括：提供该第一基板；以及形成该增层部于 该第一基板上，且形成该开口于该增层部上，该增层部并电性连接该第一基板。
[0013] 前述的封装结构及其制法中，该增层部的制程包括：形成至少一介电层于该第一 基板上，且形成该开口与多个盲孔于该介电层上；形成多个导电体于该些盲孔中，使该些导 电体电性连接该第一基板；及设置该电子组件于该开口中。
[0014] 依前述技术中，形成该介电层的材质为预浸材，且该介电层先压合于该第一基板 上，再形成该开口于该介电层上；或者，该介电层先形成该开口，再压合该介电层于该第一 基板上。
[0015] 依前述技术中，该开口及该些盲孔以激光钻孔方式形成者，而该导电体为金属材 且为柱状或凹槽状。
[0016] 依前述技术中，该堆栈件与该导电体藉由导电组件相结合。
[0017] 依前述技术中，还包括形成线路层于该介电层上，且该线路层电性连接该些导电 体。
[0018] 前述技术中，还包括形成绝缘保护层于该介电层上，且外露该些导电体，使该封装 胶体设于该绝缘保护层与该堆栈件之间。
[0019] 前述的封装结构及其制法中，该第一基板为线路板。
[0020] 前述的封装结构及其制法中，该开口外露该第一基板的表面，使该电子组件设于 该第一基板的表面上。
[0021] 前述的封装结构及其制法中，该电子组件为主动组件或被动组件。
[0022] 前述的封装结构及其制法中，该堆栈件与该增层部藉由多个导电组件相结合。
[0023] 前述的封装结构及其制法中，该堆栈件为第二基板或封装件，例如，该第二基板为 线路板。
[0024] 另外，前述的制法中，还包括形成封装胶体于该增层部与该堆栈件之间，且前述的 封装结构及其制法中，该堆栈件的宽度小于该第一基板的宽度，使该封装胶体包覆该堆栈 件。又该封装胶体还设于该第一基板与该堆栈件之间。
[0025] 由上可知，本发明封装结构及其制法，主要藉由在该第一基板上形成该增层部，以 增加隔离效果及避免桥接现象。
[0026] 此外，藉由该些盲孔控制各该导电体的尺寸，使各该导电体的高度一致，以避免接 点偏移的问题，所以相较于现有技术，该些导电组件与该些导电体不会发生接触不良或短 路的问题，因而能有效提商广品良率。
【附图说明】
[0027] 图1A至图1B为现有封装堆栈结构的制法的剖视示意图；
[0028] 图2A至图2F为本发明封装结构的制法的剖视示意图；其中，图2C'为图2C的另 一实施例；以及
[0029] 图3及图4为本发明封装结构的其它实施例的剖视示意图。
[0030] 符号说明
[0031] 1 封装堆栈结构 11、21 第一基板 11a、21a第一表面 11b、21b第二表面 12 第二基板 13 铜柱 15、25、35 电子组件 16、26、26'、36封装胶体
[0032] 17、27 导电组件 170、270 金属柱 171、271焊锡材料 2、3、4 封装结构 20 介电层 200 开口 201 盲孔 21' 芯层 210 焊垫 211 电性接触垫 212 植球垫 213、223 层间线路 22、32 堆栈件 22' 基板 22a、32a顶面 22b 底面 23 线路层 230、230'导电体 24、24' 绝缘保护层 240、240'开孔 250 焊锡凸块 251 底胶 28、48 增层部 32c 侧面 d、r 宽度。
【具体实施方式】
[0033] 以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明 书所揭示的内容轻易地了解本发明的其它优点及功效。
[0034] 须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭 示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所 以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发 明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的 范围内。同时，本说明书中所引用的如"上"、"顶"、"底"、"侦愐"、"第一"、"第二"及"一"等 用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调 整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
[0035] 图2A至图2F为本发明的封装结构2的制法的剖视示意图。
[0036] 如图2A所示，提供一具有相对的第一表面21a及第二表面21b的第一基板21。
[0037] 于本实施例中，该第一基板21为线路板，其具有一芯层21'及形成于该芯层21' 上、下侧的多个层间线路213,且该第一表面21a上具有多个焊垫210与多个电性接触垫 211，而该第一基板21的第二表面21b上具有多个植球垫212。
[0038] 此外，该芯层21'的层间线路213的数量可于上、下侧均相同或不相同。
[0039] 另外，可形成一例如防焊层的绝缘保护层24'于该第一基板21的第二表面21b上， 且该绝缘保护层24'的开孔240'外露该些植球垫212。
[0040] 如图2B所不，形成一介电层20于该第一基板21的第一表面21a上，且形成一开 口 200及多个盲孔201于该介电层20上。
[0041] 于本实施例中，先以压合方式形成该介电层20于该第一基板21的第一表面21a 上，再以激光钻孔方式形成该开口 200及该些盲孔201。于其它实施例中，也可先形成该开 口 200及该些盲孔201于该介电层20上，再压合该介电层20至该第一基板21的第一表面 21a上。
[0042] 此外，该些盲孔201分别外露该些电性接触垫211，且该开口200外露该些焊垫 210及其周围的该第一基板21的第一表面21a。
[0043] 又，形成该介电层20的材质可为预浸材（Prepreg,PP)。
[0044] 如图2C所示，形成一线路层23于该介电层20上，且形成多个导电体230于该些 盲孔201中，以令该介电层20、线路层23与导电体230作为增层部28,且使该些导电体230 电性连接该线路层23与该第一基板21的层间线路213与电性接触垫211。
[0045] 于本实施例中，于该介电层20与该线路层23上形成有例如防焊层的一绝缘保护 层24,且该绝缘保护层24藉由多个开孔240分别外露该些导电体230。
[0046] 此外，该导电体230为如铜的金属材，且该导电体230为柱状。
[0047] 又，于一实施例中，该导电体230'为凹槽状，如图2C'所示。
[0048] 如图2D所示，藉由多个焊锡凸块250设置一电子组件25于该开口 200中的该些 焊垫210上，并藉由底胶251包覆该些焊锡凸块250,使该电子组件25设于该第一基板21 的第一表面21a上，以形成一封装件，且该电子组件25以覆晶方式电性连接该第一基板21 的层间线路213与焊垫210。
[0049] 于本实施例中，该电子组件25为主动组件及/或被动组件,该主动组件例如为芯 片，而该被动组件例如为电阻、电容或电感。
[0050] 于其它实施例中，该电子组件25也可以打线方式电性连接该第一基板21。
[0051] 如图2E所示，设置一堆栈件22于该导电体230上，以令该堆栈件22叠设于该增 层部28上，且覆盖该电子组件25。
[0052] 于本实施例中，该堆栈件22为第二基板，如线路板，其具有多个层间线路223,且 该堆栈件22藉由多个导电组件27电性结合至该导电体230。例如，该堆栈件22的底面22b 以如焊锡材料的导电组件27电性连接该导电体230,使该堆栈件22叠设于该增层部28上。 或者，该导电体230与该堆栈件22之间也可形成由金属柱270 (如铜柱）与焊锡材料271 构成的导电组件27,以利于堆栈制程。
[0053]此外，如图3所示，该堆栈件32也可为封装件，包含一基板22'、设于该基板22'的 顶面22a的其它电子组件35及包覆该电子组件35的封装胶体36,且该电子组件35以覆晶 方式或打线方式电性连接该基板22'。
[0054] 如图2F所不，形成封装胶体26于该