一种阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]在当今薄膜晶体管液晶显不器(Thin Film Transistor Liquid CrystalDisplay，TFT-1XD)行业，窄边框化是一种发展趋势。为了实现窄边框，就需要尽可能的压缩像素区以外的外围电路面积，其中最常用的手段就是采用阵列基板行驱动(Gate DriverOn Array, GOA)技术，GOA技术是将栅极驱动做到阵列基板上，从而省掉栅极驱动集成电路部分。但是GOA单元会有大量的过孔和透明电极用于连接用栅极(Gate)层金属形成的电路线和用源漏极(SD)层金属形成的电路线，这就会占用大量的面积，影响薄膜晶体管液晶显示器窄边框的最小化。
[0003]现有技术制作得到的阵列基板如图1所示，阵列基板包括衬底基板12，衬底基板12划分为像素区11和外围电路区10，衬底基板12上设置有栅极13和用栅极层金属形成的电路线14，电路线14位于外围电路区10，栅极13和电路线14上设置有栅极绝缘层15，栅极绝缘层15上设置有半导体有源层16，半导体有源层16上设置有像素电极17，像素电极17上设置有源极18、漏极19和用源漏电极层金属形成的电路线110，漏极19与像素电极17电连接，电路线110位于外围电路区10，源极18、漏极19和电路线110上设置有钝化层111，钝化层111上设置有公共电极112，公共电极112为透明电极，其中，在外围电路区10中，当需要将电路线14和电路线110连接在一起传输信号时，现有技术与公共电极112同层制作的透明电极通过贯穿栅极绝缘层15和钝化层111的过孔将电路线14和电路线110连接在一起。
[0004]综上所述，现有技术阵列基板的外围电路区中，连接用栅极层金属形成的电路线和用源漏极层金属形成的电路线时需要大量的过孔和透明电极，会占用外围电路的大量面积，进而导致显示面板外围电路区域的宽度较大。
【发明内容】
[0005]本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低显示面板外围电路区域的宽度，实现窄边框显示。
[0006]本发明实施例提供的一种阵列基板，包括衬底基板，所述衬底基板划分为像素区与外围电路区，在所述像素区，包括依次位于所述衬底基板上的栅极、栅极绝缘层、半导体有源层、像素电极、源漏电极、钝化层和公共电极；在所述外围电路区，包括依次位于所述衬底基板上的用栅极层金属形成的第一电路线、栅极绝缘层、用源漏电极层金属形成的第二电路线和钝化层，其中，所述第二电路线在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠，所述第二电路线通过贯穿所述栅极绝缘层的过孔直接与所述第一电路线电连接。
[0007]由本发明实施例提供的阵列基板，包括衬底基板，所述衬底基板划分为像素区与外围电路区，由于在所述外围电路区，包括依次位于所述衬底基板上的用栅极层金属形成的第一电路线、栅极绝缘层、用源漏电极层金属形成的第二电路线和钝化层，其中，所述第二电路线在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠，所述第二电路线通过贯穿所述栅极绝缘层的过孔直接与所述第一电路线电连接，与现有技术相比，可以有效的避免外围电路用于连接用栅极层金属形成的电路线和用源漏极层金属形成的电路线的过孔和透明电极，从而减少了外围电路的面积，降低了外围电路区域的宽度，进而实现窄边框显示。
[0008]较佳地，所述第一电路线和所述第二电路线的材料相同。
[0009]这样，在具体制作过程中更加方便、简单。
[0010]较佳地，所述第一电路线和所述第二电路线的材料为铜，或钼铝钼。
[0011]本发明实施例还提供了一种显示装置，所述显示装置包括上述的阵列基板。
[0012]由于本发明实施例提供的显示装置包括上述的阵列基板，因此该显示装置可以实现窄边框显示。
[0013]本发明实施例还提供了一种阵列基板的制作方法，所述方法包括:
[0014]在衬底基板上依次制作栅极和第一电路线、栅极绝缘层、半导体有源层，其中，所述第一电路线为在外围电路区用栅极层金属形成的电路线；
[0015]在完成上述步骤的衬底基板上沉积一透明导电层，在所述透明导电层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶完全保留区对应形成像素电极的区域，所述光刻胶完全去除区在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠；
[0016]对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
[0017]在完成上述步骤的衬底基板上依次制作源漏电极和第二电路线、钝化层、公共电极，其中，第二电路线通过所述过孔直接与所述第一电路线电连接。
[0018]较佳地，所述掩膜板为半色调掩膜板或灰色调掩膜板。
[0019]这样，在实际操作过程中更加方便、简单。
[0020]较佳地，对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成像素电极和过孔，所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线，具体包括:
[0021]通过第一次刻蚀，去除光刻胶完全去除区的透明导电层；
[0022]通过第二次刻蚀，形成过孔，并去除光刻胶部分保留区的光刻胶；所述过孔贯穿所述栅极绝缘层以至少暴露出部分所述第一电路线；
[0023]通过第三次刻蚀，去除暴露出的透明导电层；
[0024]去除光刻胶完全保留区的光刻胶，形成像素电极。
[0025]较佳地，所述第一次刻蚀采用湿法刻蚀。
[0026]这样，采用湿法刻蚀能够更好的刻蚀去掉暴露出的透明导电层。
[0027]较佳地，所述第二次刻蚀采用干法刻蚀。
[0028]这样，采用干法刻蚀能够更准确的对栅极绝缘层进行刻蚀，以便形成所需要的过孔。
[0029]较佳地，所述第三次刻蚀采用湿法刻蚀。
【附图说明】
[0030]图1为现有技术阵列基板截面结构示意图；
[0031]图2为本发明实施例提供的一种阵列基板的截面结构示意图；
[0032]图3为本发明实施例提供的一种阵列基板的制作方法流程图；
[0033]图4-图11分别为本发明实施例提供的一种阵列基板在制作过程中的不同阶段的截面结构示意图。
【具体实施方式】
[0034]本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低显示面板外围电路区域的宽度，实现窄边框显示。
[0035]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0036]下面结合附图详细介绍本发明具体实施例提供的阵列基板及其制作方法。
[0037]如图2所示，本发明具体实施例提供了一种阵列基板，包括衬底基板12，衬底基板12划分为像素区11与外围电路区10，在像素区11，包括依次位于衬底基板12上的栅极13、栅极绝缘层15、半导体有源层16、像素电极17、源极18和漏极19、钝化层111和公共电极112;在外围电路区10，包括依次位于衬底基板12上的用栅极层金属形成的第一电路线21、栅极绝缘层15、用源漏电极层金属形成的第二电路线22和钝化层111，其中，第二电路线22在衬底基板12上的正投影区域与第一电路线21在衬底基板12上的正投影区域至少部分重叠，第二电路线22通过贯穿栅极绝缘层15的过孔直接与第一电路线21电连接。
[0038]优选地，本发明具体实施例中第一电路线21和第二电路线22的材料相同，当然，在实际设计过程中，第一电路线21和第二电路线22的材料也可以不相同。具体地，本发明具体实施例第一电路线21和第二电路线22的材料为铜(Cu)，或为钼(Mo)铝(Al)钼(Mo)，当然，在具体实施时，本发明具体实施例中第一电路线21和第二电路线22的材料还可以为金属铝(Al)、金属Mo等金属材料，本发明具体实施例并不对第一电路线21和第二电路线22的具体材料作限定。
[0039]如图3所示，本发明具体实施例还提供了一种阵列基板的制作方法，所述方法包括:
[0040]S301、在衬底基板上依次制作栅极和第一电路线、栅极绝缘层、半导体有源层，其中，所述第一电路线为在外围电路区用栅极层金属形成的电路线；
[0041]S302、在完成上述步骤的衬底基板上沉积一透明导电层，在所述透明导电层上涂覆光刻胶，使用掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶完全保留区对应形成像素电极的区域，所述光刻胶完全去除区在所述衬底基板上的正投影区域与所述第一电路线在所述衬底基板上的正投影区域至少部分重叠；
[0042]S30