阵列基板和阵列基板制作方法
【技术领域】
[0001]本发明涉及显示技术领域，具体而言，涉及一种阵列基板和一种阵列基板制作方法。
【背景技术】
[0002]AMOLED (Active-matrix organic light emitting d1de，主动矩阵有机发光二极体)显示屏由于OLED (有机发光二极体)电流驱动的特性，在像素上带有多TFT (Thin FilmTransistor，薄膜晶体管)和多电容的设计，例如图1所示的电路结构，相应的像素排列示意图如图2所示。但是对于显示性能要求的日益提高，使得像素电路在设计上的提升存在巨大挑战。例如图3所述，为了改善OLED中阴极和阳极通过过孔搭接，在过孔中由于金属爬坡所引发的短路风险，现有技术中采用像素界定层来填补原阴极搭接到阳极所用的过孔，如图4所示，会导致开口率降低。
[0003]并且，为了提高单位面积像素数，会存在电容过小的问题，如图5所示。现有技术中通过设置Metal3 (不属于栅金属层和源漏金属层的金属)来提高电容，如图6所示，但是仍会降低开口率。
[0004]也就是说，为了弥补像素结构中的种种缺陷，势必会导致开口率降低。
【发明内容】
[0005]本发明所要解决的技术问题是，在显示面板的过孔处必然失去开口面积的情况下，如何有效利用过孔的周围区域。
[0006]为此目的，本发明提出了其中，每个像素组具有多个子像素，每个子像素包括发光区域和发光层缺失区域，且每个像素组的所述多个子像素的发光层缺失区域限定一个第一区域；
[0007]在所述第一区域中，设置有感光单元，所述感光单元用于根据感应到的光强生成电信号。
[0008]优选地，所述发光区域设置有驱动晶体管，所述发光层缺失区域形成有像素界定层，在所述像素界定层之下，每个子像素的第一电极通过过孔电连接至该子像素的驱动晶体管的源极或漏极。
[0009]优选地，所述感光单元包括:
[0010]感光晶体管，其感光有源层位于平坦层之上且感光有源层的沟道区至少部分不被像素界定层覆盖，其源极和漏极位于平坦层之上且分别位于其感光有源层两端之下，其栅极位于钝化层和平坦层之间。
[0011]优选地，所述感光晶体管的源极和漏极与子像素的第一电极处于同一层。
[0012]优选地，所述感光单元还包括:
[0013]读出晶体管，其有源层位于平坦层之上，其源极和漏极位于平坦层之上且位于其有源层之下，其栅极位于所述钝化层和所述平坦层之间。
[0014]优选地，所述感光单元还包括:位于钝化层之上的感光单元驱动线和位于平坦层之上的感光单元信号读出线。
[0015]本发明还提出了一种显示装置，包括上述任一项所述的阵列基板。
[0016]优选地，还包括:
[0017]彩膜基板，所述彩膜基板在与所述感光单元对应的区域设置有黑矩阵，其中，所述黑矩阵上设置有缺口，所述缺口与所述感光单元的感光晶体管的感光有源层位置对应。
[0018]本发明还提出了一种阵列基板制作方法，包括:
[0019]在形成预定子像素的驱动晶体管之后，在由一个像素组包括的多个预定子像素的各自预定的发光层缺失区域限定的第一区域中，形成感光单元，所述感光单元用于根据感应到的光强生成电信号。
[0020]优选地，形成所述感光单元包括:
[0021]在钝化层上形成感光晶体管的栅极；
[0022]形成平坦层；
[0023]在所述平坦层上形成感光晶体管的源极和漏极；
[0024]在所述源极和所述漏极上形成感光有源层；
[0025]形成像素界定层，所述感光有源层的沟道区至少部分不被所述像素界定层覆盖。
[0026]优选地，形成所述感光单元还包括:
[0027]形成感光晶体管的栅极的同时，在所述钝化层上形成读出晶体管的栅极；
[0028]形成感光晶体管的源极和漏极的同时，在所述平坦层上形成读出晶体管的源极和漏极。
[0029]优选地，还包括:
[0030]形成感光晶体管的源极和漏极的同时，在所述平坦层上形成子像素的第一电极。
[0031]优选地，还包括:
[0032]形成感光晶体管的栅极的同时，在钝化层中的源漏极过孔中形成填充金属。
[0033]优选地，还包括:
[0034]形成感光晶体管的栅极的同时，在钝化层上形成感光单元驱动线；
[0035]形成感光晶体管的源极和漏极的同时，在平坦层上形成信号读出线。
[0036]根据上述技术方案，通过在子像素的不发光区域中设置感光单元，可以充分利用子像素的不发光区域，即子像素失去的开口面积得到了充分利用，使得阵列基板中的电路结构更加紧凑和合理，同时还实现了感光定位的功能。
【附图说明】
[0037]通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中:
[0038]图1至图6示出了现有技术中像素结构中开口率降低的原因；
[0039]图7示出了根据本发明一个实施例的像素结构的示意图；
[0040]图8示出了根据本发明一个实施例的驱动晶体管的结构示意图；
[0041]图9示出了根据本发明一个实施例的感光单元的结构示意图；
[0042]图10示出了根据本发明一个实施例的感光单元的电路示意图；
[0043]图11示出了根据本发明另一个实施例的感光单元的电路示意图；
[0044]图12示出了根据本发明一个实施例的黑矩阵的示意图；
[0045]图13示出了根据本发明另一个实施例的黑矩阵的示意图；
[0046]图14至图18示出了根据本发明一个实施例的阵列基板制作方法示意图。
[0047]附图标号说明:
[0048]1-像素界定层；2_子像素的第一电极；3_感光晶体管；31_感光有源层；32_感光晶体管源极；33_感光晶体管漏极；34_感光晶体管栅极；4_平坦层；5_钝化层；6_读出晶体管；61_读出晶体管有源层；62_读出晶体管源极；63_读出晶体管漏极；64_读出晶体管栅极；7_感光单元驱动线；8_感光单元信号读出线；9_黑矩阵；10_缺口 ；11_子像素；12-第一区域；像素组-13。
【具体实施方式】
[0049]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0050]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0051]如图7所示，根据本发明一个实施例的阵列基板，包括多个像素组13，其中，每个像素组13具有多个子像素11，每个子像素11包括发光区域和发光层缺失区域，且每个像素组13的多个子像素11的发光层缺失区域限定一个第一区域12。
[0052]注意在本发明中，是以每个像素组包括四个子像素为例进行说明，实际上每个像素组也可以包括其他数量的子像素，只要像素组内的所有子像素的发光层缺失区域组合起来能限定出一个第一区域即可；同时，像素组并不等同于像素，每个像素组的子像素可以来自一个像素，也可以来自多个不同的像素；另外图中示出的第一区域为正方形，但是也可以为其他形状，只要能设置感光单元即可。
[0053]在第一区域中，设置有感光单元，感光单元用于根据感应到的光强生成电信号。
[0054]子像素的发光层缺失区域即其像素结构对应的过孔区域，第一区域除了包括一个像素组中每个子像素的发光层缺失区域，还可以包括子像素之间未设置像素电路(包括驱动晶体管以及相应的数据线和栅线)的区域。
[0055]通过在第一区域中设置感光单元，可以充分利用子像素的不发光区域，即子像素失去的开口面积得到了充分利用，使得阵列基板中的电路结构更加紧凑和合理，同时还实现了感光定位的功能。
[0056]如图8所示，优选地，发光区域设置有驱动晶体管，发光层缺失区域形成有像素界定层I，在像素界定层之下，每个子像素11的第一电极2通过过孔电连接至该子像素11的驱动晶体管的源极或漏极。
[0057]设置感光单元并不会对晶体管中原有的过孔结构进行改动，而是主要设置在每四个晶体管相邻的发光层缺失区域中。其中第一电极2—般情况下是有机发光二极管的阳极，但在有机发光二极管为倒置型时，第一电极2则可以是有机发光二极管的阴极。
[0058]具体地，第一电极2可以通过金属和驱动晶体管的源极或漏极搭接，平坦层4中可以形成过孔来容纳该金属，通过一定的制作工艺，可以使得金属在钝化层5的表面形成一段延伸，并且由于钝化层5 —般为绝缘结构，从而金属的延伸段能够和搭接到的源极或漏极形成电容，从而增大像素的电容密度。
[0059]如图9所示，优选地，感光单元包括:
[0060]感光晶体管3，其感光有源层31位于平坦层4之上且感光有源层31的沟道区至少部分不被像素界定层I覆盖，其源极32和漏极33位于平坦层4之上且分别位于其感光有源层31两端之下，其栅极34位于钝化层4和平坦层5之间。
[0061]优选地，感光晶体管3的源极32和漏极33与子像素的第一电极2处于同一层。同层设置感光晶体管3的源极32和漏极33与子像素的第一电极2，可以使得三者通过同一道光刻工艺形成，以简化制作工艺。
[0062]优选地，感光单元还包括:
[0063]读出晶体管6，其有源层61位于平坦层4之上，其源极62和漏极63位于平坦层4之上且位于其有源层61之下，其栅极64位于钝化层4和平坦层5之间。
[0064]优选地，感光单元还包括:位于钝化层5之上的感光单元驱动线7和位于平坦层4之上的感光单元信号读出线8。
[0065]感光单元的具体电路结构如图10所示，其中，感光有源