于第一电性金属-氧化物-半导体晶体管403远离保护环102的一侧，达到增加漏极403b与保护环102之间的距离(即基底接触区407的长度)，增加寄生双载流子接面晶体管射极与接地基极的阻值的效果。进而减少漏电流由漏极103b通过基底接触区407并传导至地面，以增进半导体静电放电保护装置400的静电放电保护程度。
[0072]请再参照图5A和5B，图5A是根据本发明的又再一实施例所绘示的半导体静电放电保护装置500的结构俯视示意图。图5B是延着图5A的切线S5所绘示的半导体静电放电保护装置500的部分结构剖面示意图。其中，半导体静电放电保护装置500与图4A和4B所绘示的半导体静电放电保护装置400类似，差别仅在于金属-氧化物-半导体晶体管503的布局有所不同。
[0073]在本发明的一些实施例之中，半导体静电放电保护装置500至少包含一阱接触区507，以及多个N型金属-氧化物-半导体晶体管503。其中，阱接触区507位于P型阱区104中的阱接触区507，且一端接地。而多个N型金属-氧化物-半导体晶体管503具有一环状共同源极503c。详言之，在本实施例之中，四个第一电性金属-氧化物-半导体晶体管503，这些金属-氧化物-半导体晶体管503的栅极503a和漏极503c可构成一个环型结构，用来围绕此一环状共同源极503b。而此一环状共同源极503b，又围绕接地的阱接触区507 (参见图4A)。由此，可使每一个金属-氧化物-半导体晶体管503的漏极503c皆远离阱接触区507，达到增加漏极503c与阱接触区507之间的距离，增加寄生双载流子接面晶体管射极与接地基极的阻值的效果。进而减少漏电流由漏极503c通过阱接触区507并传导至地面，以增进半导体静电放电保护装置500的静电放电保护程度。
[0074]另外，为了避免产生元件闭锁(latch-up)效应，在本实施例中，较佳会在保护环502和金属-氧化物-半导体晶体管503之间，设置一 N型保护环512，并且围绕第一电性金属-氧化物-半导体晶体管503。另外，N型保护环512，同时也可做为半导体间隔区，用来增加漏极503c与接地的保护环102之间的距离，并增加寄生双载流子接面晶体管的射极与接地基极之间的阻值，以增进半导体静电放电保护装置500的静电放电保护程度。
[0075]根据上述实施例，本发明的是提供一种半导体静电放电保护装置，在本发明的一实施例之中，半导体静电放电保护装置至少包含:形成于元件基底之中的一第一电性晶体管、围绕第一电性晶体管的一第二电性保护环以及位于第一电性晶体管和第二电性保护环之间的半导体间隔区。其中，半导体间隔区为无掺杂区、第一电性掺杂区或掺杂浓度小于第二电性阱区的第二电性掺杂区。通过在第第一电性晶体管和第二电性保护环之间，设置半导体间隔区的方式，以增加第一电性晶体管的漏极与第二电性保护环之间的距离，进而增加半导体静电放电保护装置中寄生的双载流子接面晶体管射极与接地基极之间的阻值，减少漏电流由漏极通过元件基底传导至地面，进而增进半导体静电放电保护装置的静电放电保护能力。
[0076]在本发明的另一实施例之中，半导体静电放电保护装置至少包含:形成于元件基底之中的多个第一电性晶体管、围绕第一电性晶体管的第二电性保护环以及被该些个第一电性晶体管围绕的阱接触区。通过特定的布线方式，来增加第一电性晶体管的漏极和阱接触区之间的距离，进而增加半导体静电放电保护装置中寄生的双载流子接面晶体管射极与接地基极之间的阻值，减少漏电流由漏极通过阱接触区传导至地面，进而增进半导体静电放电保护装置的静电放电保护能力。
[0077]虽然已结合以上较佳实施例公开了本发明，然而其并非用以限定本发明。任何该领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰。因此本发明的保护范围应以附上的权利要求所界定的为准。
【主权项】
1.一种半导体静电放电保护装置，包括: 第一晶体管具有第一电性，形成于一第二电性阱区之中； 第二电性保护环，围绕该第一晶体管；以及 半导体间隔区，位于该第一晶体管和该第二电性保护环之间，并围绕该第一晶体管，且该半导体间隔区为无掺杂区、第一电性掺杂区或掺杂浓度小于该第二电性阱区的第二电性惨杂区。
2.如权利要求1所述的半导体静电放电保护装置，还包括浅沟隔离结构，位于该第一晶体管和该第二电性保护环之间；其中该半导体间隔区，是位于该浅沟隔离结构下方。
3.如权利要求1所述的半导体静电放电保护装置，还包括浅沟隔离结构，位于该第一晶体管和该第二电性保护环之间；其中该半导体间隔区，是位于该浅沟隔离结构和该第二电性保护环之间。
4.如权利要求1所述的半导体静电放电保护装置，其中该第一电性为N型电性，且该第二电性为P型电性。
5.如权利要求1所述的半导体静电放电保护装置，其中该第一电性为P型电性，且该第二电性为N型电性。
6.如权利要求1所述的半导体静电放电保护装置，其中该第一晶体管包含: 栅极结构，形成于该第二电性阱区之上； 源极，形成于该第二电性阱区之中，且邻接该栅极结构； 漏极，形成于该第二电性阱区之中，且邻接该栅极结构；以及 第二电性高浓度掺杂区，位于该漏极下方的该第二电性阱区之中，并且具有高于该第二电性阱区的一掺杂浓度。
7.如权利要求6所述的半导体静电放电保护装置，还包括基底接触区(bodycontact)，邻接于该第二电性阱区及该第二电性保护环，并与该源极共同接地；且该漏极与一输入/输出垫(I/O pad)电连接。
8.如权利要求1所述的半导体静电放电保护装置，还包括: 第二晶体管，具有该第一电性；以及 第三晶体管，具有该第一电性； 其中，该第一晶体管、该第二晶体管和该第三晶体管具有一共同漏极。
9.如权利要求1所述的半导体静电放电保护装置，还包括: 讲接触区(well pick-up reg1n),形成于该第二电性讲区之中 第二晶体管，具有该第一电性；以及 第三晶体管，具有该第一电性； 其中，该第一晶体管、该第二晶体管和该第三晶体管具有一环状共同源极，围绕该阱接触区。
10.一种半导体静电放电保护装置，包括: 多个第一电性晶体管； 第二电性保护环，围绕该些第一电性晶体管；以及 阱接触区，其中该些第一电性晶体管，围绕该阱接触区。
11.如权利要求10所述的半导体静电放电保护装置，还包括一第一电性保护环，位于该些第一电性晶体管和该第二电性保护环之间，且围绕该些第一电性晶体管。
12.如权利要求10所述的半导体静电放电保护装置，其中每一该些第一电性晶体管包含: 栅极结构，形成于一第二电性阱区之上； 漏极，形成于该第二电性阱区之中，且邻接该栅极结构远离该阱接触区的一侧；以及 源极，形成于该第二电性阱区之中，且邻接该栅极结构靠近该阱接触区的一侧。
13.如权利要求12所述的半导体静电放电保护装置，其中该阱接触区与该源极共同接地，且该漏极与一输入/输出垫电连接。
14.如权利要求12所述的半导体静电放电保护装置，其中每一该些第一电性晶体管还包含一第二电性高浓度掺杂区，位于该漏极下方的该第二电性阱区之中，并且具有高于该第二电性阱区的一掺杂浓度。
【专利摘要】本发明公开一种半导体静电放电保护装置，包括：第一电性晶体管、第二电性阱区、第二电性保护环以及半导体间隔区。第一电性晶体管，形成于第二电性阱区之中。第二电性保护环，围绕第一电性晶体管。半导体间隔区，位于第一电性晶体管和第二电性保护环之间，并围绕第一电性晶体管，且半导体间隔区为无掺杂区、第一电性掺杂区或掺杂浓度小于第二电性阱区的第二电性掺杂区。
【IPC分类】H01L23-60
【公开号】CN104681542
【申请号】CN201310628550
【发明人】陈俞均, 王畅资, 唐天浩
【申请人】联华电子股份有限公司
【公开日】2015年6月3日
【申请日】2013年11月29日