碳化硅半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种碳化硅半导体装置的制造方法。
【背景技术】
[0002]作为半导体材料，已知有碳化硅的四层周期六方晶(4H_SiC)等化合物半导体。在使用4H-SiC作为半导体材料来制作功率半导体装置时，在由4H-SiC构成的半导体基板(以下，称为4H-SiC基板)上使4H-SiC单晶膜(以下，称为SiC外延膜)外延生长而制作SiC单晶基板。以往，作为外延生长法，已知化学气相沉积(CVD:Chemical VaporDeposit1n)法。
[0003]具体而言，通过化学气相沉积法层叠SiC外延膜而得的SiC单晶基板是通过如下方法制作的，即，将在反应炉(反应室)内流动的原料气体在运载气体中热分解，并使硅
(Si)原子仿照4H-SiC基板的晶格连续地堆积。通常，使用甲硅烷(SiH4)气体和二甲烷(C3H8)气体作为原料气体，使用氢气(H2)作为运载气体。另外，适当添加氮气(N2)和/或三甲基铝(TMA)气体作为掺杂气体。
[0004]在以往的外延生长法中，一般生长速度为几μm/h左右，因此，无法使外延膜高速生长。所以，为了使制作高耐压设备所必需的外延膜生长到100 μπι以上厚度，就需要花费很多时间，因此，在工业生产上要求外延生长速度的高速化。另外，在高耐压设备中，由于将10ym以上厚度的外延膜设为漂移层，因此，越追求高耐压化导通损耗就越大。
[0005]为了减少导通损耗，需要通过延长漂移层的载流子寿命来产生基于注入少数载流子的电导率调制，降低导通电压。因此，为了延长漂移层的载流子寿命，需要减少存在于外延膜中的成为缩短寿命原因的晶体缺陷。例如，作为存在于η型SiC外延膜中、成为缩短寿命原因的晶体缺陷，已知存在于比导带底(Ec = O)更低的能量位置(深能级)的所谓Ζ1/2中心和ΕΗ6/7中心的点缺陷。
[0006]报告称这些Ζ1/2中心和Hl6/7中心是由SiC外延膜中的碳(C)空穴引起的晶体缺陷(例如，参照下述非专利文献I)。因此，为了减少SiC外延膜中的晶体缺陷，需要形成碳空穴少的SiC外延膜。作为减少SiC外延膜中的碳空穴的方法，提出了在通过化学气相沉积法形成SiC外延膜后，进一步进行碳离子注入及热处理和/或长时间的牺牲氧化的方法(例如，参照下述非专利文献2、3)。
[0007]现有技术文献
[0008]非专利文献
[0009]非专利文献1:L.Storasta 和另四位，Deep levels created by low energyelectron irradiat1n in 4H-SiC，AIP:Journal of Applied Physics，(美国)，AmericanInstitute of Physics, 2004 年 I 月 I 日，第 96 卷，第 9 号，ρ.4909-4915
[0010]非专利文献2:L.Storasta 和另一位，Reduct1n of traps and improvement ofcarrier lifetime in 4H_SiC epilayers by 1n implantat1n，AIP:Applied PhysicsLetters,(美国)，American Institute of Physics，2007 年，第 90 卷，p.062116-1 ?062116-3
[0011]非专利文献3:Τ.Hiyosh和另一位，Reduct1n of Deep Levels and Improvementof Carrier Lifetime in n-Type 4H_SiC by Thermal Oxidat1n，APEX:Applied PhysicsExpress，应用物理学，2009 年，第 2 卷，p.041101-1 ?041101-3
【发明内容】
[0012]技术问题
[0013]然而，在上述非专利文献2、3中，需要进行制作在4H_SiC基板上层叠了 SiC外延膜而得的SiC单晶基板后，在SiC单晶基板上形成元件结构的工序，除此以外，还需要进行用于减少SiC外延膜中的碳空穴的追加工序，存在产量下降的问题。
[0014]本发明的目的在于提供一种为了消除上述现有技术中的问题，在通过化学气相沉积法制作碳化硅单晶基板后无需进行追加工序的载流子寿命长的碳化硅半导体装置的制造方法。
[0015]技术方案
[0016]为了解决上述课题，实现本发明的目的，本发明的碳化硅半导体装置的制造方法具有以下特征。首先，进行在第一温度下通过化学气相沉积使碳化硅单晶膜在碳化硅半导体基板上生长的生长工序。接着，上述生长工序后，在含碳气体气氛下，进行将上述碳化硅半导体基板冷却的第一冷却工序，直到从第一温度变为比第一温度低的第二温度。然后，上述第一冷却工序后，在氢气气氛下，进行将上述碳化硅半导体基板冷却的第二冷却工序，直到变为比上述第二温度低的第三温度。
[0017]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，上述第一冷却工序是在含碳及氯的气体气氛下进行的。
[0018]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，上述第一冷却工序是在向氢气中添加了含碳及氯的气体而得的混合气体气氛下进行的。
[0019]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，上述混合气体气氛以相对于上述氢气为0.1 %?0.3 %的比例添加有上述含碳气体。
[0020]另外，本发明的碳化硅半导体装置的制造方法的特征在于，上述发明中，上述混合气体气氛以相对于上述氢气为0.5%?1.0%的比例添加有上述含氯气体。
[0021]另外，本发明的碳化硅半导体装置的制造方法的特征在于，上述发明中，上述第二冷却工序中，使存在于上述碳化硅单晶膜中的Z1/2中心的密度为6.7X 10 12cm_3，使存在于上述碳化硅单晶膜中的EH6/7中心的密度为2.7X 10 12cm_3。
[0022]根据上述发明，在碳化硅半导体基板上生长碳化硅单晶膜后，通过在向氢气中添加了含碳气体而得的混合气体气氛下进行冷却，从而能够利用含碳气体中的碳原子填充碳化硅单晶膜中的碳空穴，能够减少碳化硅单晶膜中的碳空穴。因此，能够减少起因于碳化硅单晶膜中的碳空穴而产生的成为缩短寿命的原因的Z1/2中心(centers)和Η16/7中心。由此，能够延长碳化硅单晶膜的载流子寿命。这样，在用于通过化学气相沉积法制作碳化硅单晶基板的工序中，即，在反应炉内进行的碳化硅单晶膜的形成工序中，能够减少碳化硅单晶膜中的碳空穴。
[0023]有益效果
[0024]根据本发明的碳化硅半导体装置的制造方法，具有如下效果:能够提供在通过化学气相沉积法制作碳化硅单晶基板后无需进行追加工序的载流子寿命长的碳化硅半导体
目.ο
【附图说明】
[0025]图1A是表示实施方式一的碳化硅半导体装置的制造方法的概要的流程图。
[0026]图1B是表示实施方式一的碳化硅半导体装置在制造过程中的状态的剖视图。
[0027]图2是表示比较例的碳化硅半导体装置的制造方法的冷却时的气体添加量与外延膜中的晶体缺陷密度的关系的图表。
[0028]图3是表示实施方式一的碳化硅半导体装置的制造方法的冷却时的气体添加量与外延膜中的晶体缺陷密度的关系的图表。
[0029]图4是表示实施方式二的碳化硅半导体装置的制造方法的冷却时的气体添加量与外延膜中的晶体缺陷密度的关系的图表。
[0030]图5是表示实施方式二的碳化硅半导体装置的制造方法的冷却时的气体添加量与外延膜的膜厚的关系的特性图。
[0031]图6是表示通过实施方式二的碳化硅半导体装置的制造方法制作的碳化硅半导体装置的载流子寿命的图表。
[0032]符号说明
[0033]I:4H-SiC 基板
[0034]2:SiC 外延膜
【具体实施方式】
[0035]下面参照附图详细说明本发明的碳化硅半导体装置的制造方法的优选实施方式。应予说明，在下面的实施方式的说明和附图中，对同样的结构标注相同符号，省略重复说明。
[0036](实施方式一)
[0037]对于实施方式一的碳化硅半导体装置的制造方法，以制作(制造)使用碳化硅的四层周期六方晶(4H-SiC)作为半导体材料的半导体装置的情况为例进行说明。图1A是表示实施方式一的碳化硅半导体装置的制造方法的概要的流程图。图1B是表示实施方式一的碳化硅半导体装置在制造过程中的状态的剖面图。首先，准备由4H-SiC构成的基板(4H-SiC基板)1，通过通常的有机清洗法和/或RCA清洗法进行清洗(步骤SI)。4H_SiC基板I的主表面例如可以为(0001)Si4度倾斜面。
[0038]接着，将4H_SiC基板I插入到用于通过化学气相沉积(CVD)法使4H_SiC单晶膜(以下，称为SiC外延膜(碳化硅单晶膜))2生长的反应炉(反应室，未图示)内(步骤S2)。然后，将反应炉内抽真空，直到真空度达到例如IXKT3Pa以下。接下来，以例如20L/分钟的流量，