[0058]43第二金属线。
【具体实施方式】
[0059]以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
[0060]须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「端」、「周缘」、「外」、「顶」及「底」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0061]第一实施例
[0062]请参阅图3A至图3J，为本发明的封装结构及其制法的第一实施例的剖视图。
[0063]首先，如图3A所示，提供一具有相对的第一表面30a与第二表面30b的第一晶圆30，该第一晶圆30于第一表面30a具有凹槽300、封闭该凹槽300的开口端的薄膜301及电性接点302，该薄膜301中与该凹槽300底部分别形成有上电极3011与下电极3001，该第一晶圆30可为具微机电组件的压力传感器晶圆或温度传感器晶圆，封闭的该凹槽300可呈真空状态。
[0064]如图3B所不,于该第一晶圆30上接置一具有相对的第三表面31a与第四表面31b的第二晶圆31，该第二晶圆31的第四表面31b上具有凹部310、与对应位于该凹部310周缘的密封环311，该第二晶圆31以其密封环311围住该第一晶圆30的薄膜301的方式接置于该第一表面30a上，而令该电性接点302位于该密封环311之外，该密封环311的材质可为高分子(polymer)、共晶金属合金(eutectic metal alloy)或玻璃粉(glass frit)。
[0065]如图3C所示，以例如研磨方式薄化该第二晶圆31，由于该第二晶圆31的基材本身不利于打线步骤，所以于该第二晶圆31的第三表面31a上形成金属层312，以藉由该金属层312供后续打线之用，再以例如蚀刻的方式移除部分该第二晶圆31以构成芯片31’。
[0066]如图3D所示，以第一金属线32连接该电性接点302与该金属层312。
[0067]如图3E所示，于该第一晶圆30的第一表面30a上形成封装层33，以包覆该芯片31’、电性接点302与第一金属线32。
[0068]如图3F所示，以例如研磨方式从该封装层33的顶面移除部分厚度的该封装层33、与部分该第一金属线32，以构成一端外露且连接该电性接点302的子金属线32’。于本实施例中，还移除该金属层312且外露该芯片31’，但其并非必要的步骤。
[0069]如图3G所示，于该封装层33上形成电性连接该子金属线32’的线路重布层34，以达到电性连接垫的扇出(fan out)或扇入(fan in)的需求。
[0070]如图3H所示，藉由黏着层35于该线路重布层34上接置承载板36，该承载板36的材料呈透明，并翻转使该承载板36朝下,再利用双面对准仪(double side aligner)(未图标)辅助进行定位与曝光，且以例如深反应式离子蚀刻(DRIE)的干蚀刻技术形成贯穿该第一晶圆30的第一表面30a与第二表面30b且连通该凹部310的通孔303 ;于形成该通孔303前，也可视需要先研磨移除部分厚度的该第一晶圆30 (未图标此情况)。
[0071]如图31所示，移除该黏着层35与承载板36。
[0072]如图3J所示，于该线路重布层34上形成多个电性连接该子金属线32’的导电组件37，该导电组件37可例如为焊球，并进行切单制程，以得到多个封装结构3。
[0073]第二实施例
[0074]请参阅图4A至图41，其为本发明的封装结构及其制法的第二实施例的剖视图。
[0075]首先，如图4A所示，提供一具有相对的第一表面30a与第二表面30b的第一晶圆30，该第一晶圆30于第一表面30a具有凹槽300、封闭该凹槽300的开口端的薄膜301及电性接点302，该薄膜301中与该凹槽300底部分别形成有上电极3011与下电极3001，该第一晶圆30可为压力传感器晶圆或温度传感器晶圆，封闭的该凹槽300可呈真空状态。
[0076]如图4B所示，于该第一晶圆30上接置一芯片41与设于该芯片41上的盖板42，该芯片41可为动作传感器(mot1n sensor),该芯片41的顶面具有电极垫411,该芯片41的底面具有凹部410与对应位于该凹部410周缘的密封环412，由于该盖板42的基材本身不利于打线步骤，所以该盖板42的顶面具有金属层421，以藉由该金属层421供后续打线之用，该芯片41以其密封环412围住该第一晶圆30的薄膜301的方式接置于该第一表面30a上，而令该电性接点302位于该密封环412之外，该密封环412的材质可为高分子(polymer)、共晶金属合金(eutectic metal alloy)或玻璃粉(glass frit) ?
[0077]如图4C所示，以第一金属线32连接该电性接点302与该金属层421，并以第二金属线43连接该电性接点302与该电极垫411。
[0078]如图4D所不，于该第一晶圆30的第一表面30a上形成封装层33,以包覆该芯片41、盖板42、电性接点302、第一金属线32与第二金属线43。
[0079]如图4E所示，以例如研磨方式从该封装层33的顶面移除部分厚度的该封装层33、与部分该第一金属线32，以构成一端外露且连接该电性接点302的子金属线32’。于本实施例中，还移除该金属层421且外露该盖板42，但其并非必要的步骤。
[0080]如图4F所示，于该封装层33上形成电性连接该子金属线32’的线路重布层34，以达到电性连接垫的扇出(fan out)或扇入(fan in)的需求。
[0081]如图4G所示，藉由黏着层35于该线路重布层34上接置承载板36，该承载板36的材料呈透明，并翻转使该承载板36朝下,再利用双面对准仪(double side aligner)(未图标)辅助进行定位与曝光，且以例如深反应式离子蚀刻(DRIE)的干蚀刻技术形成贯穿该第一晶圆30的第一表面30a与第二表面30b且连通该凹部310的通孔303 ;于形成该通孔303前，也可视需要先研磨移除部分厚度的该第一晶圆30 (未图标此情况)。
[0082]如图4H所示，移除该黏着层35与承载板36。
[0083]如图41所示，于该线路重布层34上形成多个电性连接该子金属线32’的导电组件37，该导电组件37可例如为焊球，并进行切单制程，以得到多个封装结构4。
[0084]本发明还提供一种封装结构3，包括:第一晶圆30，其具有相对的第一表面30a与第二表面30b，并于第一表面30a具有凹槽300、封闭该凹槽300的开口端的薄膜301及电性接点302 ;芯片31’，其具有相对的第三表面31a与第四表面31b，该第三表面31a上具有金属层312，该第四表面31b上具有凹部310、与对应位于该凹部310周缘的密封环311，该芯片31’以其密封环311围住该第一晶圆30的薄膜301的方式接置于该第一表面30a上，而令该电性接点302位于该密封环311之外；封装层33,形成于该第一晶圆30的第一表面30a上，以包覆该芯片31’与电性接点302 ;子金属线32’，其嵌埋于该封装层33中，且该子金属线32’的两端分别连接该电性接点302与外露于该封装层33的顶面；以及通孔303，其贯穿该第一晶圆30的第一表面30a与第二表面30b，且连通该凹部310。
[0085]本发明还提供另一种封装结构4，包括:第一晶圆30，其具有相对的第一表面30a与第二表面30b，并于第一表面30a具有凹槽300、封闭该凹槽300的开口端的薄膜301及电性接点302 ;芯片41，其具有相对的第三表面41a与第四表面41b，该第三表面41a上具有电极垫411，该第四表面41b上具有凹部410、与对应位于该凹部410周缘的密封环412，该芯片41以其密封环412围住该第一晶圆30的薄膜301的方式接置于该第一表面30a上，而令该电性接点302位于该密封环412之外；盖板42，其设于该芯片41的第三表面41a上，且该盖板42的顶面上具有金属层421 ;封装层33，其形成于该第一晶圆30的第一表面30a上，以包覆该芯片41与电性接点302 ;子金属线32’，其嵌埋于该封装层33中，且该子金属线32’的两端分别连接该电性接点302与外露于该封装层33的顶面；第二金属线43，其嵌埋于该封装层33中，且连接该电性接点302与该电极垫411 ;以及通孔303，其贯穿该第一晶圆30的第一表面30a与第二表面30b，且连通该凹部410。
[0086]依前所述的封装结构，还包括线路重布层34，其形成于该封装层33上，且电性连接该子金属线32’，并还包括多个导电组件37，其形成于该线路重布层34上，且电性连接该子金