鳍式场效应晶体管器件的制造方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管体器件的制造方法。
【背景技术】
[0002]随着小型化系统集成度的提高，金属氧化物半导体(MOS)器件尺寸急剧减小，器件的高集成度和超薄的栅极氧化层使得器件能够提供更好的性能，但由于器件沟道的缩短和栅极氧化层的变薄，制造的MOS器件将会带来一系列可靠性的问题。20纳米以下传统的器件已经不能满足摩尔定律的要求，鳍式场效晶体管FinFET装置一般包括具有高深宽比的半导体鳍片(fin)，鳍片通常包括横截面基本上为矩形的单晶半导体材料，鳍片的高度通常大于鳍片的宽度，以实现较高的每单位面积导通电流，同时在鳍片中形成晶体管的沟道及源极/漏极区。与常规的晶体管相比，FinFET具有更高的栅极宽长比，增加了栅极对沟道的控制，能够抑制短沟道效应并增加驱动电流，因此具有其更快的开关速度、较高的电流密度以及对短沟道效应的更佳抑制等优点，得到了越来越多的应用。
[0003]尽管FinFET相对于常规金属氧化物半导体场效应晶体管(MOSFET)提供了改进的性能，但是也带来了一些设计挑战。具体来说，常规MOSFET对于器件宽度基本上无限制，而FinFET通常具有相同高度的鳍片。换言之，为了控制晶体管的导通电流和截止电流，常规MOSFET提供两个参数:沟道的宽度W和长度L ;而FinFET仅提供一个参数:FinFET的长度L，这是因为鳍片的高度是固定的，因此沟道宽度固定。因此，对于给定的晶体管长度L(定义了导通电流与截止电流之比)，来自单个鳍片的导通电流量是固定的。
[0004]然而，在高性能集成电路中经常需要具有不同驱动能力的晶体管。一个这样的例子是SRAM(静态随机存取存储器)单元，静态随机存储器SRAM是集成电路中最为重要的器件，一般为6T-SRAM，由6个MOS构成，包括两个Pass器件(即两个传输门M0S，或称旁通闸阀晶体管，通常记为PG)，两个Pull-up (即两个上拉M0S，通常记为PU)和两个Pull-down器件(即两个下拉M0S，通常记为H))。上述各种器件需要具有不同的驱动电流，通常下拉MOS的导通电流与传输门MOS的导通电流之比(β比)需要保持接近2，以便实现SRAM单元的最佳性能。而形成不同驱动电流的主要方法是采用不同的离子注入，同时设计不同的宽长比，其中，如图1所示，在传统的平面晶体管工艺中，形成不同宽长比器件的方法主要是通过光刻刻蚀出不同宽度的有源区定义不同的沟道宽度，光刻刻蚀不同宽度的栅极定义不同的沟道长度，从而形成SRAM区域。
[0005]但是与常规MOSFET器件不同，一方面，如图2所示，FinFET沟道的宽度主要是鳍的高度(H)和宽度(T)来决定，而高度更起到决定性作用，鳍片的物理宽度增加不会导致沟道宽度增加(或者电流增加)，因为沟道位于鳍片的侧壁上，显然，常规技术难以实现不同驱动能力的FinFET ;另一方面，FinFET并不能有效地控制其阈值电压。而且，随着器件的不断小型化，鳍越来越薄，从而容易在制造过程中坍塌。
[0006]因此找到一种在FinFET器件制造工艺上形成不同高度Fin的简单有效的方法就非常重要。
【发明内容】
[0007]本发明的目的在于提供一种鳍式场效应晶体管器件的制造方法，能够简单有效地形成不同高度的鳍，从而获得不同驱动能力的鳍式场效应晶体管FinFET。
[0008]为解决上述问题，本发明提出一种鳍式场效应晶体管器件的制造方法，包括:
[0009]提供半导体衬底，刻蚀所述半导体衬底形成多个鳍片，并在鳍片之间的沟槽中填充至少一层隔离材料；
[0010]在所述半导体衬底上光刻定义出第一器件区域，并将所述第一器件区域的沟槽处的隔离材料顶部暴露出来；
[0011]采用刻蚀工艺将所述第一器件区域沟槽里的隔离材料回刻至第一深度；
[0012]在所述半导体衬底上再次光刻定义出第二器件区域，并将所述第二器件区域沟槽处的隔离材料顶部暴露出来；
[0013]采用刻蚀工艺将所述第二器件区域沟槽里的隔离材料回刻至第二深度，所述第二深度不等于第一深度，以形成高出隔离材料顶部不同高度的鳍片；
[0014]向所述高出隔离材料顶部不同高度的鳍片中进行离子注入，形成有源区，并在所述高出隔离材料顶部不同高度的鳍片的侧壁和顶部表面形成栅极结构，以形成鳍式场效应晶体管器件。
[0015]进一步的，所述半导体衬底为具有外延娃的娃片或者具有外延错娃的娃片。
[0016]进一步的，所述隔离材料均为二氧化硅，或者所述隔离材料包括底层的浅沟槽隔离结构以及上层的二氧化硅，或者所述隔离材料包括二氧化硅刻蚀层以及各个鳍片顶部的氮化硅刻蚀停止层。
[0017]进一步，所述鳍片的顶部宽度为10纳米?60纳米。
[0018]进一步的，在鳍片之间的沟槽中填充至少一层隔离材料的步骤包括:
[0019]采用PECVD、LPCVD或ALD化学气相沉积工艺向所述沟槽中沉积隔离材料，直至所述隔离材料将沟槽和鳍片全部覆盖；
[0020]采用化学机械研磨工艺对所述沟槽和鳍片的顶部的隔离材料进行平坦化，直至暴露出所述鳍片的顶部。
[0021]进一步的，所述隔离材料覆盖在鳍片顶部上的高度为200纳米?500纳米。
[0022]进一步的，向所述沟槽中沉积隔离材料，直至所述隔离材料将沟槽和鳍片全部覆盖时，包括在所述鳍片的顶部沉积一层氮化硅作为其中的一层隔离材料。
[0023]进一步的，所述氮化硅的厚度为20纳米?50纳米，在化学机械研磨后，采用磷酸溶液从所述鳍片顶部剥离。
[0024]进一步的，采用DHF湿法刻蚀工艺或者AMAT的SiCoNi刻蚀工艺回刻第一器件区域和第二器件区域的隔离材料。
[0025]进一步的，所述第一深度为60纳米?150纳米，所述第二深度为60纳米?150纳米。
[0026]与现有技术相比，本发明的鳍式场效应晶体管器件的制造方法，主要增加了两步光刻步骤和刻蚀步骤的工艺，从而通过两次光刻刻蚀来定义两个器件区域的鳍片的不同高度，进而形成不同的宽长比的鳍片，最终获得不同驱动能力的鳍式场效应晶体管FinFET，形成例如SRAM等鳍式场效应晶体管器件，可以广泛应用在30纳米及以下集成电路加工工艺。
【附图说明】
[0027]图1是现有技术中的6T-SRAM的设计版图；
[0028]图2是现有技术中的典型FinFET的剖面结构示意图；
[0029]图3是本发明具体实施例的FinFET器件的制造方法流程图；
[0030]图4A至4D是本发明具体实施例的FinFET器件制造过程中的器件剖面结构示意图。
【具体实施方式】
[0031]为使本发明的目的、特征更明显易懂，下面结合附图对本发明的【具体实施方式】作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。应注意到:除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
[0032]下面根据图3所示出的制造方法流程图以及图4A至4D所示出的各个阶段的剖面结构示意图描述本发明的FinFET器件及其制造方法。该实施例中的FinFET器件可以为SRAM，从而在同一制程中制作SRAM的具有不同驱动能力的Pull up器件和Pull down器件，即分别对应PMOS和NMOS。
[0033]如图3所示，本发明提出一种鳍式场效应晶体管器件的制造方法，包括:
[0034]SI，提供半导体衬底，刻蚀所述半导体衬底形成多个鳍片，并在鳍片之间的沟槽中填充至少一层隔离材料；
[0035]S2，在所述半导体衬底上光刻定义出第一器件区域，并将所述第一器件区域的沟槽处的隔离材料顶部暴露出来；
[0036]S3，采用刻蚀工艺将所述第一器件区域沟槽里的隔离材料回刻至第一深度；
[0037]S4，在所述半导体衬底上再次光刻定义出第二器件区域，并将所述第二器件区域沟槽处的隔离材料顶部暴露出来；
[0038]S5，采用刻蚀工艺将所述第二器件区域沟槽里的隔离材料回刻至第二深度，所述第二深度不等于第一深度，以形成高出隔离材料顶部不同高度的鳍片；
[0039]S6，向所述高出隔离材料顶部不同高度的鳍片中进行离子注入，形成有源区，并在所述高出隔离材料顶部不同高度的鳍片的侧壁和顶部表面形成栅极结构，以形成鳍式场效应晶体管器件。
[0040]请参考图4A，在步骤SI中，首先，提供的半导体衬底400可以为娃衬底，或者惨杂锗之类的衬底，或者具有外延硅的硅片，或者具有外延锗硅的硅片，或者绝缘层上覆硅(SOI)等，可以包括各类掺杂区，深埋层等，具体可以根据SRAM的参数要求进行选取。其次，经可行的光刻、刻蚀工艺刻蚀半导体衬底400，形成多个鳍片401，相邻鳍片401之间为沟槽(未图示)，即隔离沟道，用于后续有源区的隔离，本次刻蚀是所有器件区的全局刻蚀，刻蚀后形成的鳍片高度相同，