电容上极板为透明导电材料层。进一步优选地，所述透明导电材料为铟锡氧化物或石墨烯。
[0015]本发明能够达到以下技术效果:
I)本发明提供的阵列基板的制备方法，在电容器区以第四绝缘层作为阻挡层对第三绝缘层进行刻蚀，简化了工艺，不需要增加额外的光刻工艺，降低了成本，第三绝缘层厚度可以依工艺要求调整。
[0016]2)本发明提供一种新型的有机发光显示器件的阵列基板的结构，其主要技术特征在于电容器区的第三绝缘层厚度可以依工艺要求最大程度减小，提高了单位面积电容量，从而减小像素电容占据面积，提闻像素开口率，以提闻有机发光显不器件的显不品质。
【附图说明】
[0017]图1是本发明阵列基板的结构示意图；
图2是本发明阵列基板的制备方法示意图一；
图3是本发明阵列基板的制备方法示意图二；
图4是本发明阵列基板的制备方法示意图三；
图5是本发明阵列基板的制备方法示意图四；
图6是本发明阵列基板的制备方法示意图五；
图7是本发明阵列基板的制备方法示意图六；
图8是本发明阵列基板的制备方法示意图七；
图9是本发明阵列基板的制备方法示意图八；
图10是本发明阵列基板的制备方法示意图九；
图11是本发明阵列基板的制备方法示意图十；
图12是本发明阵列基板的制备方法示意图十一；
图13是本发明阵列基板的制备方法示意图十二。
【具体实施方式】
[0018]下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好的理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
[0019]为了简化现有技术复杂的阵列基板制备工艺，本发明的阵列基板的制备方法，其电容器区形成电容下极板后，在电容下极板上依次形成覆盖电容器区的第三绝缘层和第四绝缘层；将第四绝缘层对应于电容下极板上方的部分刻蚀除去；以第四绝缘层作为阻挡层对第三绝缘层进行刻蚀，将第三绝缘层的对应于电容下极板的部分刻蚀为均匀的薄层。本发明在电容器区以第四绝缘层作为阻挡层对第三绝缘层进行刻蚀，简化工艺，不需要增加额外的光刻工艺，降低成本。
[0020]以下结合图2-13和图1所示，对本发明的阵列基板的制备方法进行详述，其包括如下步骤:
1)衬底10划分为薄膜晶体管区A和电容器区B，在衬底10上形成缓冲层11，缓冲层11覆盖薄膜晶体管区A和电容器区B ；
2)在缓冲层11上形成第一绝缘层12，第一绝缘层12覆盖薄膜晶体管区A和电容器区
B ；
3)在第一绝缘层12上形成多晶硅层，将电容器区B的多晶硅层刻蚀除去，留下的薄膜晶体管区A的多晶硅层即为源、漏电极区13，源、漏电极区13包括源电极区131、沟道区132和漏电极区133 ；
4)在源、漏电极区13上形成第二绝缘层14，第二绝缘层14覆盖薄膜晶体管区A和电容器区B ;
5)在第二绝缘层14上形成一金属层15，刻蚀后，形成薄膜晶体管区A的栅电极115和电容器区B的电容下极板215，栅电极115对应位于源、漏电极区13的沟道区132上方；
6)在栅电极115和电容下极板215的层上形成第三绝缘层16，第三绝缘层16对应覆盖薄膜晶体管区A和电容器区B，通过刻蚀，将第三绝缘层16和第二绝缘层14蚀刻出显露出源、漏电极区13的源电极区131和漏电极区133的通孔；
7)在第三绝缘层16上形成一金属层17，刻蚀后形成薄膜晶体管区A的源电极171和漏电极172，其中源电极171通过通孔耦合至源、漏电极区13的源电极区131，漏电极172通过通孔耦合至源、漏电极区13的漏电极区133 ；
8)在源电极171和漏电极172上形成一第四绝缘层18，覆盖薄膜晶体管区A和电容器区B，对第四绝缘层18进行刻蚀，在薄膜晶体管区A形成显露出源电极171的通孔，在电容器区B将第四绝缘层18的对应于电容下极板215的部分刻蚀除去，其余部分保留；
9)以第四绝缘层18为阻挡层对电容器区B的第三绝缘层16进行刻蚀，将第三绝缘层16的对应于电容下极板215的部分刻蚀为均匀的薄层160。
[0021]10)在第四绝缘层18上形成一平坦层19，覆盖薄膜晶体管区A和电容器区B，对平坦层19进行刻蚀，在薄膜晶体管区A形成显露出源电极171的通孔，在电容器区B将平坦层的对应于电容下极板215的部分刻蚀除去，其余部分保留；
11)在平坦层19上形成一导电材料层20，导电材料层20覆盖薄膜晶体管区A和电容器区B，且导电材料层20通过形成于第四绝缘层18和平坦层19的通孔与源电极171耦合，对导电材料层20进行刻蚀，在薄膜晶体管区A形成覆盖薄膜晶体管区的导电层120，在电容器区B形成位于第三绝缘层16的薄层160上的电容上极板220。
[0022]如图1所示，通过上述方法制备的阵列基板，包括:薄膜晶体管区A和电容器区B， 薄膜晶体管区A包括:
衬底10，
缓冲层11，形成于衬底10上，对应覆盖薄膜晶体管区A ;
第一绝缘层12，形成于缓冲层11上，对应覆盖薄膜晶体管区A ；
源、漏电极区13，形成于第一绝缘层11上，源、漏电极区分为源电极区131、沟道区132和漏电极区133 ；
第二绝缘层14，形成于源、漏电极区13上，对应覆盖薄膜晶体管区A，并且对应在源电极区131和漏电极区132上方形成有通孔；
栅电极115，形成于第二绝缘层14上，对应于源、漏电极区的沟道区132上方；
第三绝缘层16，形成于栅电极115上，对应覆盖薄膜晶体管区A，并且对应在源电极区131和漏电极区132上方形成有通孔；
源电极171和漏电极172，形成于第三绝缘层16上，其中，源电极171和漏电极172分别通过形成于第三绝缘层16和第二绝缘层14的通孔与源、漏电极区13耦合，源电极171与源电极区131耦合，漏电极172与漏电极区133耦合；
第四绝缘层18，形成于源电极171和漏电极172上，对应覆盖薄膜晶体管区A，于源电极171上方形成有通孔；
平坦化层19，形成于第四绝缘层18上，对应覆盖薄膜晶体管区A，于源电极171上方形成有通孔；
导电层120，形成于平坦化层19上，对应覆盖薄膜晶体管区A，导电层120通过形成于第四绝缘层18和平坦化层19的通孔与源电极171耦合；
电容器区B包括:
衬底10，
缓冲层11，形成于衬底10上，对应覆盖电容器区B ；
第一绝缘层12，形成于缓冲层11上，对应覆盖电容器区B ;
第二绝缘层14，形成于第一绝缘层上，对应覆盖电容器区B ；
电容下极板215，形成于第二绝缘层14上，电容下极板215和薄膜晶体管区A的栅电极115由同一金属层15刻蚀形成；
第三绝缘层16，形成于电容下极板215上，对应覆盖电容器区B，第三绝缘层16的对应于电容下极板215的部分被刻蚀为均匀的薄层160 ；
第四绝缘层18，形成于第三绝缘层16上，第四绝缘层18的对应于电容下极板215的部分被刻蚀除去；
平坦化层19，形成于第四绝缘层18上，平坦化层19的对应于电容下极板215的部分被刻蚀除去；
电容上极板220，形成于第三绝缘层16的薄层160上，电容上极板220与薄膜晶体管区A的导电层120由同一导电材料层20刻蚀形成。
[0023]上述阵列基板的结构中，衬底10材质可为玻璃；缓冲层11材质可为氮化硅；第一绝缘层12的材质可为氧化硅；源、漏电极区13为多晶硅层；第二绝缘层14的材质可为氧化硅、氮化硅或氧化铝；第三绝缘层16的材质可为氧化硅；第四绝缘层18的材质可为氮化硅；导电材料层20的材质可为透明导电材料，如铟锡氧化物或石墨烯。
[0024]以一具体数值对本发明的阵列基板的数值效果进行说明。第三绝缘层和第四绝缘层未经刻蚀的阵列基板中，电容器区的电容上