半导体器件的制造方法
【技术领域】
[0001]本发明涉及半导体器件的制造方法，尤其涉及包含利用固相扩散形成深的扩散区域的工序的半导体器件的制造方法。
【背景技术】
[0002]一直以来，作为大电流、高耐压元件，使用晶闸管等的双极型半导体元件，但是，一般而言晶闸管的阴极区域的形成，从处理大电流的关系出发需要使杂质扩散至半导体衬底的深处的扩散处理，一直以来，在半导体衬底上形成成为杂质的扩散源的高浓度杂质层后，利用热处理使杂质从该高浓度杂质层扩散至半导体衬底的规定的区域而形成深的阴极区域。
[0003]图14是说明现有的晶闸管的图，图14(a)不意性地表不晶闸管的等效电路，图14(b)示意性地表示晶闸管的概念性的结构，图14(c)表示构成晶闸管的扩散区域的布局，图14(d)示意性地表示图14(c)的Da-Da’线部分的截面结构。另外，图15示意性地表示图14(c)的Dc-Dc’线部分的截面结构。
[0004]如图14(a)所示，晶闸管10是以一方的晶体管Trl的基极和集电极分别成为另一方的晶体管Tr2的集电极和基极的方式将PNP晶体管Trl和NPN晶体管Tr2组合而成的，如图14(b)所示，由形成主电流Im的路径的4个半导体区域(P区域R1、N区域R2、P区域R3和N区域R4)构成。在此，PNP晶体管Trl的发射极成为晶闸管的阳极(P区域R1)A，NPN晶体管Tr2的发射极成为晶闸管的阴极(N区域R4) C，另外，PNP晶体管Trl的集电极和NPN晶体管Tr2的基极的共用区域(P区域R3)成为晶闸管的栅极(门极)G。
[0005]另外，从栅极G向阴极C流动控制晶闸管10的导通截止的控制电流Ic，即从栅极G向阴极C流动控制电流(栅极电流)Ic，由此，能够使阳极A与阴极C之间导通而流动主电流Im。此外，在光親可控娃(Photo Triac)的情况下，栅极电流(触发电流)使LED发光而产生。
[0006]这样的晶闸管的用途作为大电流的开关且无触点的开关元件使用。
[0007]具体来讲，如图14 (C)、图14(d)和图15所示，晶闸管10具有在N型衬底(例如，N型硅衬底)11上以相对的方式形成的P+型半导体区域12和12a，在一方的P+型半导体区域12内形成有N+型半导体区域13。在此，该N+型半导体区域13为阴极C，一方的P+型半导体区域12为栅极G，并且，另一方的P+型半导体区域12a为阳极A，在作为阴极C、阳极A和栅极G的半导体区域，即N+阴极区域13、P +阳极区域12a和P +栅极区域12，分别形成接触孔C1、C2和C3。此外，图14(c)中，N型衬底11表示将晶片状态的衬底切割而得到的芯片状态的衬底。
[0008]另外，如图14(d)和图15所示，在N型衬底11的表面形成热氧化膜(S12) 14作为NSG(无掺杂的硅酸盐玻璃)膜，在该热氧化膜14上形成用于形成N+阴极区域13的作为扩散源的PSG(磷硅酸盐玻璃)膜15，并且以覆盖它们的方式形成有聚酰亚胺保护膜16。另夕卜，如图14(d)所示，在N+阴极区域13上，以贯通热氧化膜14和聚酰亚胺保护膜16的方式形成有接触孔Cl，阴极电极20经由接触孔Cl与N+阴极区域13连接。另外，如图15所示，在P+阳极区域12a上以贯通热氧化膜14、PSG(磷硅酸盐玻璃)膜15和聚酰亚胺保护膜16的方式形成有接触孔C2，阳极电极20a经由接触孔C2与P+阳极区域12a连接。并且，聚酰亚胺保护膜16、阴极电极20和阳极电极20a由密封树脂17覆盖。
[0009]此外，如图14(c)所示，在P+栅极区域12上，也以贯通热氧化膜14、PSG(磷硅酸盐玻璃)膜15和聚酰亚胺保护膜16的方式形成有接触孔C3，栅极电极(未图示)经由该接触孔C3与P+栅极区域12连接。另外，栅极电极也由密封树脂17密封。
[0010]接着，对现有的晶闸管的制造方法进行说明。
[0011]图16是按工艺顺序(图16 (a)?图16 (d))对现有的晶闸管的制造方法进行说明的图，表示图14(c)的Db-Db’线部分的截面结构。
[0012]在N型衬底(在此，晶片状态的衬底)11的表面侧形成P+型半导体区域12后，在整个面形成热氧化膜14a，之后，在该P+型半导体区域12的要形成N+阴极区域13a的区域上形成热氧化膜14a的开口部14al (图16(a))。此外，在形成成为P+栅极区域的P +型半导体区域12的工序中，P+阳极区域12a也同时形成。其中，P+阳极区域12a也可以通过与成为P+栅极区域的P +型半导体区域12不同的工序形成。
[0013]接着，当将N型衬底11暴露在磷气氛中时，高浓度PSG膜15形成于整个面。此时，在N型衬底11的与热氧化膜14a的开口部14al对应的部分形成浅的N+阴极区域13a (图16(b))。此外，当将N型衬底11暴露在磷气氛中时，在N型衬底的背面也形成高浓度PSG膜，但是，N型衬底11的背面侧的高浓度PSG膜在晶片切割前的晶片背面研磨时最终被削除，所以在此未图示。
[0014]之后，杂质的磷因N型衬底11的热处理从高浓度PSG膜15向N型衬底11固相扩散，浅的N+阴极区域13a变化为深的N +阴极区域13。此时，高浓度PSG膜15的位于深的N+阴极区域13上的部分，由于杂质的磷因扩散而移动至N型衬底11侧，因此与作为热氧化膜14a的NSG (S12)同化而成为一个氧化硅膜6102膜)14 (图16 (c))。
[0015]接着，将聚酰亚胺保护膜16形成为覆盖氧化硅膜14和高浓度PSG膜15(图
16(d)) ο
[0016]之后，利用光刻法处理，在N+阴极区域13上以贯通聚酰亚胺保护膜16和热氧化膜14的方式形成接触孔Cl。此时，在图15(c)所示的P+阳极区域12a上也同样地形成接触孔C2。之后，进一步，在形成阴极电极20和阳极电极20a后，利用密封树脂17将半导体衬底的表面侧密封(参照图14(d))。
[0017]此外，专利文献I中公开有一种方法，在上述晶闸管等的大电流、高耐压的双极型元件的制造方法中，在半导体衬底上形成作为杂质的扩散源的高浓度杂质层后，进行高浓度杂质层的热处理，利用来自该高浓度杂质层的固相扩散，在半导体衬底上形成杂质扩散区域。
[0018]现有技术文献
[0019]专利文献
[0020]专利文献1:日本特开平9-213946号公报
【发明内容】
[0021 ] 发明想要解决的技术问题
[0022]但是，在半导体器件的生产线中，不是一种半导体器件(例如，晶闸管等的双极型半导体元件)，而是多种半导体器件(例如，MOS型半导体元件)的处理并行地进行，一个处理完成后的半导体器件暂时被收纳于保管库，根据其它半导体器件的处理状况被输送至必要的处理装置。
[0023]具体来讲，在如上述方式制造晶闸管的情况下，例如如图17所示，进行利用CVD法等沉积成为杂质的扩散源的高浓度PSG膜15的磷沉积(处理Pl)(图16(b))，之后，在进行了利用热处理使杂质从高浓度PSG膜15扩散至衬底的深的部分的固相扩散(処理P2)的状态(图16(c))下，N型衬底11以晶片状态暂时收纳于第一保管库10a(参照图18)。之后，为了进行保护膜的形成等的处理而从第一保管库1a搬出(参照图18)。
[0024]但是，在对N型衬底11进行了固相扩散(处理P2)的状态下，N型衬底11成为在表面露出作为扩散源的高浓度PSG膜15的状态P3 (图17)。
[0025]因此，在这样的状态P3下，在第一保管库1a收纳有晶闸管的制造途中的N型衬底11时，第一保管库1a内的内部的气氛因来自高浓度PSG膜15的磷的扩散而被污染。如上述方式，在第一保管库1a内被磷污染的状态下，作为其他半导体元件的MOS元件的制作中途的晶片，在使被实施了扩散处理Cml的表面区域露出的状态下，收纳于第一保管库1a时，有可能导致该MOS元件的制作途中的晶片被磷污染(在后工序的磷污染P4)。
[0026]此外，在半导体器件的生产线中，一般保管库按处理的阶段分开使用，例如，关于晶闸管制造工序和MOS元件制造工序中的任一者，在保护膜的形成阶段Sa3和Cm2、配线的形成阶段Sa4和Cm3中，均利用与第一保管库1a不同的第二的保管库10b，因此，晶闸管的制造途中的高浓度PSG膜15露出的状态的衬底不被收纳于第二保管库10b，不用担心在第二保管库1b的磷污染。
[0027]另外，在上述晶闸管的制造方法中，在形成深的N+阴极区域13后，N型衬底11的表面侧在覆盖热氧化膜14和聚酰亚胺保护膜16的状态下由密封树脂17密封，因此，还存在包含于密封树脂17中的可动离子(K，Na等)，经由遮蔽它们的效果弱的热氧化膜14和聚酰亚胺保护膜16进入到N+阴极区域13而导致晶闸管的特性变动的问题。
[0028]本发明是为了解决上述那样的问题点而完成的，其目的在于提供一种能够避免在一个半导体器件的制造过程中作为在固相扩散中使用的扩散源的高浓度杂质层对使用同一设备制造的其他半导体器件进行污染的半导体器件的制造方法。
[0029]另外，本发明的目的在于获得不仅能够防止因在一个半导体器件的制造中使用的固相扩散源而污染其他半导体器件，而且能够抑制半导体器件的特性因半导体器件的密封树脂中的可动离子的影响而变动