P+栅极区域102相连的栅极电极(未图示)。在如上述方式形成电极后，经由芯片焊接工序和引线接合工序，利用密封树脂110将半导体衬底101密封(参照图3(h)、图1(d)、图2)。
[0109]接着，对本实施方式I的作用效果进行说明。
[0110]如上所述，在本实施方式I中，在利用热处理进行了以高浓度PSG膜105为扩散源的固相扩散后，紧接着除去在固相扩散中使用的高浓度PSG膜105，由此，在半导体器件的制造线上，即使在晶闸管的制造工序中进行了固相扩散的晶片衬底和其它半导体元件的制造途中的晶片衬底共用同一保管库的情况下，也能够避免在晶闸管的制造中在固相扩散中使用的高浓度PSG膜105污染其它半导体元件的衬底。
[0111]另外，该实施方式I中，在利用密封树脂110将半导体衬底101密封前，使PSG膜107形成在半导体衬底的整个面，因此，能够利用PSG膜(离子侵入阻止层)107的吸杂效果，阻止密封树脂中的可动离子(K，Na等)侵入到阴极等的半导体区域，能够避免晶闸管的器件特性因密封樹脂中的可动离子而变动。即，在作为掺杂有磷的硅酸盐玻璃膜的PSG膜中，通过磷的掺杂来提高捕捉从外部侵入的离子的作用，作为侵入的离子的吸杂层发挥功會K。
[0112]尤其是，在该实施方式I的晶闸管100的元件结构中，阻止密封树脂中的离子侵入到阴极等的半导体区域的PSG膜107，形成为覆盖N+阴极区域103的在接触孔Cl内露出的部分以外的区域，因此，能够阻止密封树脂的可动离子(K，Na等)从电极120与PSG膜107的间隙侵入到阴极区域103中。
[0113]另外，同样地，PSG膜107形成为覆盖P+阳极区域102a和P+栅极区域102的位于接触孔C2和C3内的部分以外的区域，因此，能够阻止密封树脂的可动离子(K，Na等)从阳极电极120a、栅极电极(未图示)与PSG膜107的间隙侵入到阳极区域102a和栅极区域102。
[0114]另外，在本实施方式I的晶闸管100中，在半导体衬底上作为层间绝缘膜形成热氧化膜104、其上的NSG膜106及其上的PSG膜107的三层结构的层间绝缘膜，因此，用于将形成于半导体衬底101的扩散区域即N+阴极区域103、P+阳极区域102a和P+栅极区域102a，与形成在该层间绝缘膜上的阴极电极120、阳极电极120a和栅极电极(未图示)连接的接触孔的截面形状，为分阶段地越靠近上侧越扩大的形状(参照图7)，构成电极的金属层的覆层变得良好，能够抑制与电极相连的配线的断线和连接不良等的产生。
[0115](实施方式2)
[0116]接着，对本发明的实施方式2的半导体器件进行说明。
[0117]图8是对本发明的实施方式2的半导体器件进行说明的图，图8 (a)示意性地表示作为该实施方式2的半导体器件的晶闸管的等效电路，图8(b)示意性地表示该晶闸管的示意的结构，图8 (c)示意性地表示构成该晶闸管的扩散区域的布局，图8(d)示意性地表示图8(c)的Dll-Dir线部分的截面结构。
[0118]该实施方式2的半导体器件(晶闸管)200，替代实施方式I的半导体器件(晶闸管)100中的、阻止密封树脂110中的可动离子(K，Na等)向衬底侵入的由PSG膜(CVD膜)107形成的离子注入阻止层，而设置由形成在NSG膜(CVD膜)106上的PSG膜(常压CVD膜)117a和形成在该PSG膜(CVD膜)117a上的SiN膜(减压CVD膜)117b构成的离子注入阻止层，其它结构与实施方式I中的晶闸管100相同。
[0119]当详细说明时，该实施方式2的晶闸管200，与图1所示的实施方式I的晶闸管100同样地，如图8 (a)和图8 (b)所示，具有将PNP晶体管Trl和NPN晶体管Tr2组合而成的结构。
[0120]另外，构成晶闸管200的阳极A、阴极C和形成栅极G的半导体区域，与实施方式I的晶闸管100中的结构相同，在形成阴极C的区域(N+阴极区域)103、形成阳极的N+阳极区域102a和构成栅极G的P+栅极区域102上，分别形成有接触孔Cl、C2和C3。此外，图8(c)中，N型衬底101表不将晶片状态的衬底切割而得到的芯片状态的衬底(芯片衬底)。
[0121]该芯片状态的衬底芯片焊接于引线框等的支承体，芯片衬底的电极通过引线接合等与引线框的内部引线端连接，芯片衬底与引线框一起由密封树脂密封，作为半导体器件的晶闸管完成。
[0122]该实施方式2的晶闸管200中，截面结构与实施方式I的晶闸管100不同。
[0123]图8(d)示意性地表示图8(c)的Dl1-DlI’线部分的截面结构，图9示意性地表示图8(c)的D33-D33’线部分的截面结构。
[0124]具体来讲，在该实施方式2中，在N型衬底(N型硅衬底)101的表面上与实施方式I同样，热氧化膜(S12) 104形成为NSG (无掺杂硅酸盐玻璃)膜，在该热氧化膜104上利用CVD法依次层叠NSG (无掺杂硅酸盐玻璃)膜106和PSG (掺磷的硅酸盐玻璃)膜117a，这些热氧化膜(S12) 104、NSG膜106和PSG膜117a构成由多个绝缘层构成的多层结构的绝缘膜。在此，PSG膜117a与实施方式I的晶闸管100中的PSG膜107相同。
[0125]此外，该实施方式2的晶闸管200中，也在N+型半导体区域(N+阴极区域)103上如图8 (d)所示以贯通热氧化膜104、NSG膜106和PSG膜117a的方式形成有接触孔Cl，阴极电极120经由接触孔Cl与N+阴极区域103连接。
[0126]另外，在P+型半导体区域(P+阳极区域)102a上，如图9所示，以贯通热氧化膜104、NSG膜106和PSG膜117a的方式形成有接触孔C2，阳极电极120a经由该接触孔C2与阳极区域102a连接。另外，在栅极区域102上也如图8(c)所示，以贯通热氧化膜104、NSG膜106和PSG膜117a的方式形成有接触孔C3，栅极电极(未图示)经由该接触孔C3与栅极区域102连接。
[0127]此外，在该实施方式2的晶闸管200中，以覆盖PSG膜117a的表面的方式形成有SiN膜(减压CVD膜)117b作为表面钝化膜，在该SiN膜(减压CVD膜)117b的与阴极电极120和阳极电极120a对应的部分，形成有用于通过引线接合等与引线框的内部引线连接的开口部117bl和117b2(参照图8(d)、图9)。该SiN膜(减压CVD膜)117b的与栅极电极(未图示)对应的部分也形成有用于通过引线接合等与引线框的内部引线连接的开口部(未图示)。这些电极通过接合线(未图示)等与将这些电极引出至密封树脂的外部的引线连接。
[0128]S卩，这样的芯片状态的衬底(芯片衬底)101芯片焊接于引线框等的支承体(未图示)，芯片衬底的电极与引线框的内部引线端通过引线接合等连接，芯片衬底与引线框一体地由密封树脂密封，作为半导体器件的晶闸管完成。在完成后的晶闸管中，钝化膜117b、阴极电极120、阳极电极120a和栅极电极(未图示)与接合线一起由密封树脂110覆盖。
[0129]在此，作为钝化膜117b的SiN膜(减压CVD膜)117b具有100nm的膜厚。但是，SiN膜117b的膜厚不限于lOOOnm，至少为600nm以上即可，该膜厚的上限由作为半导体器件所要求的规格决定。该SiN膜117b中，氮化膜比氧化膜致密，并且实施氢烧结处理等，因此，具有阻止密封树脂中的可动离子(K，Na等)向衬底侵入的作用，通过使离子侵入阻止层117为PSG膜(常压CVD膜)117a和形成在其之上的SiN膜(减压CVD膜)117b的2层结构，能够提高阻止密封树脂中的可动离子(K，Na等)向衬底的N+阴极区域等的扩散区域侵入的效果。
[0130]接着，对该实施方式2的半导体器件的制造方法进行说明。
[0131]图10和图11是按工艺顺序(图10(a)?图10(g)和图11(a)和图11(b))对该实施方式2的半导体器件的制造方法进行说明的图，表示图8(c)的D22-D22’线部分的截面结构。另外，图12按顺序表示该制造方法中的处理工序。
[0132]在N型衬底(在此，晶片状态的衬底)101上，作为晶闸管200的元件结构，形成成为栅极G的P+型半导体区域102、成为阳极A的P +型半导体区域102a、成为阴极的N +半导体区域103的处理(图10(a)?图10 (c))，与实施方式I中的图3 (a)?图3 (c)所示的处理同样进行。
[0133]在此，深的N+阴极区域103的形成，在配置在衬底处理腔室CHl内的N型衬底101的表面，如图10 (b)所示形成作为杂质扩散源的高浓度PSG膜(扩散源层)105 (图12所示的磷沉积工序SI)，之后，通过实施热处理，使杂质的磷从高浓度PSG膜105向N型衬底101的浅的N+阴极区域103a进行固相扩散(图12的深的磷扩散工序S2)而进行。
[0134]之后，如图10(d)所示，利用氟酸将高浓度PSG膜105除去(图12的高浓度PSG膜除去工序S3)，之后，如图10 (e)所示，利用CVD法形成无掺杂的硅酸盐玻璃(NSG)膜106 (图12的NSG膜形成工序S4)，进而在其之上利用常压CVD法沉积磷的浓度3?8mol (例如6mol)的PSG膜117a (图12的PSG膜沉积工序S5)。
[0