的半导体器件的制造方法。
[0030]用于解决问题的技术方案
[0031]本发明的半导体器件的制造方法通过如下方式达成目的:该半导体器件的制造方法包含利用固相扩散形成构成半导体器件的扩散区域的固相扩散工序，该固相扩散工序包含:在半导体衬底上形成成为杂质的扩散源的扩散源层，使得该扩散源层与该半导体衬底的规定的区域有选择地接触的工序；利用热处理使杂质从该扩散源层扩散至该半导体衬底而形成该扩散区域的工序；和在进行了该热处理后进行其它的处理前除去该扩散源层的工序。
[0032]本发明在上述半导体器件的制造方法中，优选包括在进行了上述其它的处理后，在利用密封树脂将上述半导体衬底密封前，在该半导体衬底的整个面形成阻止该密封树脂中的离子侵入该半导体衬底的离子侵入阻止层的工序。
[0033]本发明在上述半导体器件的制造方法中，优选上述固相扩散工序包含在上述半导体衬底上形成具有开口的绝缘膜的工序，上述扩散源层的形成工序是在该绝缘膜上沉积该扩散源层使得该扩散源层经由该绝缘膜的开口与该半导体衬底接触的工序。
[0034]本发明在上述半导体器件的制造方法中，优选上述绝缘膜的形成工序包含:在上述半导体衬底上形成热氧化膜作为上述绝缘膜的工序；和对该热氧化膜有选择地进行蚀亥IJ，在与要将该半导体衬底的杂质扩散的区域对应的部分形成该热氧化膜的开口的蚀刻工序。
[0035]本发明在上述半导体器件的制造方法中，优选在上述固相扩散工序中，作为上述扩散源层，使用掺杂有磷的高浓度氧化硅膜，在该固相扩散工序后的氧化膜形成工序中，在除去了作为该扩散源层的高浓度氧化硅膜的状态下，在上述半导体衬底的整个面形成无掺杂的氧化硅膜，接着，在该无掺杂的氧化硅膜上形成掺杂有磷的高浓度的氧化硅膜作为上述离子注入阻止层。
[0036]本发明在上述半导体器件的制造方法中，优选上述半导体器件为双极型的半导体元件、光耦可控硅或者晶闸管，上述扩散区域为该双极型的半导体元件的发射极、该光耦可控硅的阴极或者该晶闸管的阴极。
[0037]本发明在上述半导体器件的制造方法中，优选上述半导体器件通过在上述半导体衬底上形成上述扩散区域和配线层后由密封树脂密封而形成，该密封树脂与该半导体衬底之间设置有上述无掺杂的氧化硅膜与作为上述离子注入阻止层的高浓度氧化硅膜的层叠结构的层间绝缘膜。
[0038]本发明在上述半导体器件的制造方法中，优选作为上述离子注入阻止层的高浓度氧化娃膜的磷浓度为3mol?8mol。
[0039]本发明在上述半导体器件的制造方法中，优选作为上述离子注入阻止层的高浓度氧化硅膜具有1800nm?2400nm的膜厚。
[0040]本发明在上述半导体器件的制造方法中，优选上述无掺杂的氧化硅膜具有500nm?600nm的膜厚。
[0041]本发明在上述半导体器件的制造方法中，优选上述热氧化膜的膜厚为400nm?500nmo
[0042]本发明在上述半导体器件的制造方法中，优选形成上述扩散源层的工序是利用CVD法将作为高浓度地掺杂有磷的氧化硅膜的高浓度PSG膜沉积在上述半导体衬底上的工序，形成上述扩散区域的工序是利用该高浓度PSG膜的热处理使磷从该高浓度PSG膜固相扩散至该半导体衬底的工序，该高浓度PSG膜的利用CVD法进行的沉积，与该高浓度PSG膜的利用热处理进行的固相扩散，在同一处理炉内连续进行。
[0043]本申请发明例如提供以下方案。
[0044](方案I)
[0045]一种半导体器件，其包括:半导体衬底；形成在该半导体衬底的表面部分的扩散区域；形成在该半导体衬底上的绝缘膜；形成在该绝缘膜上，经由形成于该绝缘膜的接触孔与该扩散区域连接的电极；和形成在该绝缘膜和该电极的上侧，将该半导体衬底的表面侧密封的密封树脂，
[0046]该绝缘膜包括阻止该密封树脂中的离子侵入该扩散区域的离子侵入阻止层，
[0047]该离子侵入阻止层具有与该扩散区域的位于该接触孔内的部分以外的区域重叠的平面图案。
[0048](方案2)
[0049]在方案I记载的半导体器件中，上述离子侵入阻止层包括掺磷的硅酸盐玻璃层。
[0050](方案3)
[0051]在方案2记载的半导体器件中，上述离子侵入阻止层包括上述掺磷的硅酸盐玻璃层和形成在该掺磷的硅酸盐玻璃层上的氮化硅膜。
[0052](方案4)
[0053]在方案I至方案3中任一方案所记载的半导体器件中，
[0054]上述绝缘膜包括:
[0055]形成在上述半导体衬底上的热氧化膜；和
[0056]形成在该热氧化膜上的无掺杂硅酸盐玻璃层，
[0057]上述离子侵入阻止层形成在该无掺杂硅酸盐玻璃层上。
[0058](方案5)
[0059]在方案I至方案4中任一方案所记载的半导体器件中，
[0060]上述半导体衬底具有第一导电型，包括:以与该半导体衬底的表面部分相对的方式形成的一对第二导电型半导体区域；和形成在该一对第二导电型半导体区域中的一个第二导电型半导体区域内的第一导电型半导体区域，在该半导体衬底内形成有作为以该第一导电型半导体区域为阴极区域，以该一对第二导电型半导体区域中的一个和另一个分别为栅极区域和阳极区域的晶闸管的元件结构。
[0061](方案6)
[0062]在方案I至方案5中任一方案所记载的半导体器件中，
[0063]上述绝缘膜具有由多个绝缘层构成的多层结构，该多个绝缘层各自具有的相对于规定的蚀刻剂的蚀刻速率中，越接近上述半导体衬底的绝缘层的上述蚀刻速率越小。
[0064]发明效果
[0065]如以上所述，根据本发明，能够实现一种半导体器件的制造方法，其能够避免在一个半导体器件的制造过程中作为在固相扩散中使用的扩散源的高浓度杂质层对使用同一设备制造的其它半导体器件进行污染。
[0066]另外，根据本发明，能够实现不仅能够防止因在一个半导体器件的制造中使用的固相扩散源而污染其他半导体器件，而且能够抑制半导体器件的特性因半导体器件的密封树脂中的可动离子的影响而变动的半导体器件的制造方法。
【附图说明】
[0067]图1是说明本发明的实施方式I的半导体器件的图，图1 (a)示意性地表示作为该实施方式I的半导体器件的晶闸管的等效电路，图1 (b)不意性地表不该晶闸管的不意的结构，图1(c)示意性地表示构成该晶闸管的扩散区域的布局，图1(d)示意性地表示图1(c)的D1-D1’线部分的截面结构。
[0068]图2是对本发明的实施方式I的半导体器件进行说明的图，示意性地表示图1 (C)的D3-D3’线部分的截面结构。
[0069]图3是按工艺顺序(图3(a)?图3(h))对本发明的实施方式I的半导体器件的制造方法进行说明的图，表示图1(c)的D2-D2’线部分的截面结构。
[0070]图4按工艺顺序表示本发明的实施方式I的半导体器件的制造方法的处理。
[0071]图5是对本发明的实施方式I的半导体器件的制造方法进行说明的图，表示在处理炉内在半导体衬底上沉积作为扩散源的高浓度PSG膜的处理。
[0072]图6是对本发明的实施方式I的半导体器件的制造方法进行说明的图，表示在处理炉内使磷从沉积在半导体衬底上的高浓度PSG膜固相扩散至半导体衬底的处理。
[0073]图7是对本发明的实施方式I的半导体器件进行说明的图，表示该半导体器件中的接触孔的截面结构。
[0074]图8是对本发明的实施方式2的半导体器件进行说明的图，图8 (a)示意性地表示作为该实施方式2的半导体器件的晶闸管的等效电路，图8(b)示意性地表示该晶闸管的示意的结构，图8 (c)示意性地表示构成该晶闸管的扩散区域的布局，图8(d)示意性地表示图8(c)的Dll-Dir线部分的截面结构。
[0075]图9是对本发明的实施方式2的半导体器件进行说明的图，示意性地表示图8(c)的D33-D33’线部分的截面结构。
[0076]图10是对本发明的实施方式2的半导体器件的制造方法按工艺顺序(图10(a)?图10(g))进行说明的图，表示图8(c)的D22-D22’线部分的截面结构。
[0077]图11是对本发明的实施方式2的半导体器件的制造方法的处理按工艺顺序(图11(a)和图11(b))进行说明的图，表示图8(c)的D22-D22’线部分的截面结构。
[0078]图12按工艺顺序表示本发明的实施方式2的半导体器件的制造方法的处理。
[0079]图13是对本发明的实施方式2半导体器件的改善后的特性进行说明的图。
[0080]图14是对现有的晶闸管进彳丁说明的图，图14(a)不意性地表不晶闸管的等效电路，图14(b)示意性地表示晶闸管的概念性的结构，图14(c)示意性地表示构成晶闸管的扩散区域的布局，图14(d)示意性地表示图14(c)的Da-Da’线部分的截面结构。
[0081]图15是对现有的晶闸管进行说明的图，示意性地表示图14(c)的Dc-Dc’线部分的截面结构。
[0082]图16是按工艺顺序(图16 (a)?图16 (d))对现有的晶闸管的制造方法进行说明的图，表示图14(c)的Db-Db’线部分的截面结构。