发明构思的一些实施方式的制造图9中示出的非易失性存储器件104的方法的截面图。
[0099]参考图10，下绝缘层172形成在基板110上，第一牺牲层192形成在下绝缘层172上。多个层间绝缘层162和多个第二牺牲层194交替地形成在第一牺牲层192上。层间绝缘层162的其中之一以及第三牺牲层196顺序地形成在最上面的第二牺牲层194上。上绝缘层174形成在第三牺牲层196上。
[0100]在本实施方式中，下绝缘层172可以通过利用绝缘材料诸如硅氧化物(S12)、硅氮化物(SiN或Si3N4)和/或硅氮氧化物(S1N)形成。第一至第三牺牲层192、194和196可以通过利用导电材料诸如摻杂有杂质的多晶硅形成。
[0101 ] 第二牺牲层194的数目和/或第三牺牲层196的数目可以根据图9的字线154a至154e的数目和图9的串选择线156的数目而变化，其中字线154a至154e和串选择线156在随后的工艺中形成。虽然在图10中仅示出一个第一牺牲层192，但是在形成两个或更多地选择线152 (见图9)时可以层叠两个或更多牺牲层192。第一至第三牺牲层192、194和196的厚度和/或第一至第三牺牲层192、194和196之间的间距也可以彼此不同。在示例性实施方式中，地选择线152和字线154a之间的垂直方向间距可以通过增加在第一牺牲层192和最下面的第二牺牲层194之间层叠的层间绝缘层162的厚度而调整。
[0102]下绝缘层172、第一至第三牺牲层192、194和196、层间绝缘层162和上绝缘层174可以被各向异性地蚀刻以形成穿透并且延伸穿过第一至第三牺牲层192、194和196和层间绝缘层162的沟道孔凹陷区域CHR。沟道孔凹陷区域CHR可以进一步延伸穿过下绝缘层172并且至少部分地延伸到基板110中。
[0103]参考图11，形成第一牺牲材料层184，该第一牺牲材料层184填充沟道孔凹陷区域CHR并且在上绝缘层174的上表面上延伸或覆盖上绝缘层174的上表面。第一牺牲材料层184可以由玻璃上硅(SOG)形成、硅-有机杂化物(SOH)和/或硅锗(SiGe)形成。
[0104]参考图12，填充在沟道孔凹陷区域CHR的一部分中的第一牺牲材料层184可以被去除，牺牲绝缘材料层181可以填充在该部分中。
[0105]也就是说，多个沟道孔凹陷区域CHR中的一些可以被蚀刻掩模覆盖，并且在随后的工艺中变成字线凹陷区域WLR(见图15)的空间中形成的沟道孔凹陷区域CHR可以被暴露以去除第一牺牲材料层184。仅在其中将形成字线凹陷区域WLR的沟道孔凹陷区域CHR中形成的第一牺牲材料可以通过利用具有蚀刻选择性的蚀刻剂(其可以仅蚀刻第一牺牲材料层184)被选择性地去除以暴露基板110的其中将形成字线凹陷区域WLR的上表面。在本实施方式中，第一牺牲材料层184可以由导电材料诸如S0G、S0H、SiGe或类似物形成，因而，可以仅选择性地蚀刻该导电材料的蚀刻剂可以被使用。
[0106]在去除形成为覆盖上绝缘层174的上表面的第一牺牲材料层184之后，其中将形成字线凹陷区域WLR的沟道孔凹陷区域CHR被牺牲绝缘材料层181填充。可以在形成在上绝缘层174上的第一牺牲材料层184上进行化学机械抛光(CMP)以暴露第一牺牲材料层184的上表面，使得第一牺牲材料层184的上表面的水平低于上绝缘层174的上表面的水平。接着，牺牲绝缘材料层181形成为填充沟道孔凹陷区域CHR的将形成字线凹陷区域WLR的部分并且形成为覆盖上绝缘层174的上表面。牺牲绝缘材料层181可以包括绝缘材料诸如硅氧化物(S12)、硅氮化物(SiN或Si3N4)和/或硅氮氧化物(S1N)。牺牲绝缘材料层181可以通过利用CVD工艺或原子层沉积(ALD)工艺形成。
[0107]参考图13，在去除形成在上绝缘层174上的牺牲绝缘材料层181以暴露第一牺牲材料层184的上表面并且然后去除第一牺牲材料层184之后，牺牲绝缘材料层181的上表面通过回蚀工艺或CMP工艺而被降低。通过根据上述顺序进行工艺，牺牲绝缘材料层181的上表面的水平可以低于上绝缘层174的上表面的水平。仅形成在没有被牺牲绝缘材料层181填充的沟道孔凹陷区域CHR中的第一牺牲材料层184可以通过利用可以选择性地蚀刻第一牺牲材料层184而不蚀刻牺牲绝缘材料层181、第一至第三牺牲层192、194和196和层间绝缘层162的蚀刻剂被去除。在本实施方式中，第一牺牲材料层184可以由诸如SOG、SOH、SiGe或类似物的材料形成，因而可以仅选择性地蚀刻该材料的蚀刻剂可以被使用。
[0108]在去除第一牺牲材料层184之后，可以在形成在上绝缘层174上的牺牲绝缘材料层181上进行CMP，使得牺牲绝缘材料层181的上表面的水平低于上绝缘层174的上表面的水平。
[0109]参考图14，沟道结构可以形成在由于第一牺牲材料层184的去除而成为空的沟道孔凹陷区域CHR中。
[0110]沟道接触122形成在基板110的其中形成沟道孔凹陷区域CHR的上表面上。沟道接触122可以由导体(包括掺杂多晶硅)形成。在本实施方式中，沟道接触122可以通过利用硅外延生长(SEG)工艺形成。栅极电介质层140可以通过在沟道接触122的上表面上和沟道孔凹陷区域CHR的开口的侧壁上顺序地沉积阻挡绝缘层146、电荷存储层144和隧道绝缘层142而形成。在本实施方式中，隧道绝缘层142、电荷存储层144和阻挡绝缘层146可以通过利用从ALD工艺和CVD工艺当中选出的任一种工艺形成。例如，隧道绝缘层142可以由Si02、Si3N4、Si0N、Hf02、HfSix0y、Al203和/或ZrO2形成。电荷存储层144可以由硅氮化物或多晶硅形成，还可以包括量子点或纳米晶体。阻挡绝缘层146可以包括高介电常数材料。例如，阻挡绝缘层146可以包括HfO2、ZrO2、Al2O3、钽氧化物(Ta2O5)、钇氧化物Y2O3或其组合。
[0111]沟道区120可以形成在沟道孔凹陷区域CHR的电荷存储层144的侧壁上。沟道区120可以共形地形成在电荷存储层144的侧壁上从而具有预定厚度，因而沟道孔凹陷区域CHR可以不被完全掩埋。沟道区120可以形成为环形形状。在本实施方式中，沟道区120可以由导电材料诸如掺杂有杂质的多晶硅或类似物形成。例如，杂质可以是P型杂质诸如砷(As)或N型杂质诸如硼(B)。杂质可以在形成沟道区120的工艺中被原位掺杂，或者可以通过利用离子注入工艺被注入到沟道区120中。
[0112]可以形成填充沟道区120的形成为环形形状的内部空的或无障碍空间的掩埋绝缘层130。在本实施方式中，掩埋绝缘层130可以通过形成填充沟道孔凹陷区域CHR的绝缘材料并且然后在该绝缘材料上进行CMP工艺和/或回蚀工艺而形成。掩埋绝缘层130的上表面可以低于上绝缘层174的上表面，因而沟道孔凹陷区域CHR的上部分可以不被填充。掩埋绝缘层130的上表面可以高于第三牺牲层196的上表面。在用于形成掩埋绝缘层130的回蚀工艺中，沟道区120的形成在沟道孔凹陷区域CHR的侧壁最上部分处的上部分可以被去除。因此，沟道区120的上表面的水平可以与掩埋绝缘层130的上表面的水平相同。
[0113]填充沟道孔凹陷区域CHR的导电层190可以形成在沟道区120和掩埋绝缘层130上。导电层190可以通过在沟道区120、掩埋绝缘层130和上绝缘层174上形成导电材料并且然后在该导电材料的上部分上进行平坦化工艺直到暴露上绝缘层174的上表面而形成。导电层190可以由导电材料诸如摻杂有杂质的多晶硅形成。
[0114]参考图15，位于相邻的沟道结构之间的下绝缘层172、上绝缘层174以及第一至第三牺牲层192、194和196可以被各向异性地蚀刻以形成字线凹陷区域WLR。字线凹陷区域WLR可以形成为在与基板110的主表面垂直的方向上延伸。上绝缘层和下绝缘层172和174的侧壁以及第一至第三牺牲层192、194和196的侧壁可以由于字线凹陷区域WLR的形成而暴露。牺牲绝缘材料层181 (见图14)可以在形成字线凹陷区域WLR时被蚀刻和去除。然而，一部分牺牲绝缘材料层181可以保留，因而可以形成绝缘图案结构132。
[0115]参考图16，通过在由字线凹陷区域WLR暴露的第一至第三牺牲层192、194和196上进行硅化或硅化物工艺，第一牺牲层192可以转变为地选择线152，第二牺牲层194可以转变为多条字线154a至154e，第三牺牲层196可以转变为串选择线156。
[0116]在本实施方式中，地选择线152、多条字线154a至154e和串选择线156每个可以由TiSix、TaSix、钨硅化物WSix、钴硅化物CoSiJP /或NiSi x形成。
[0117]在形成虚设沟道结构D(见图2)而不是形成绝缘图案结构132的情形下，多个沟道孔凹陷区域CHR(见图10)当中的在其中将形成虚设沟道结构D的沟道孔凹陷区域CHR可以被各向异性地蚀刻，如参考图15所描述的，然后虚设沟道结构D的通过沟道孔凹陷区域CHR的侧壁暴露的一侧可以被氧化以形成图2所示的非易失性存储器件100。
[0118]图17A和图17B是显示在形成字线凹陷区域WLR(见图15)的工艺中在基板110上形成的绝缘图案结构132的相对高度的截面图。
[0119]参考图17A和图17B，基板110的其中形成绝缘图案结构132的凹陷的上表面的水平在图17A的截面图与图17B的截面图之间不同。在根据本发明构思的一些实施方式的非易失性存储器件106-1中，基板110的其上形成公共源极线180的凹陷的上表面的水平可以高于基板110的其上形成绝缘图案结构132的上表面的水平。在根据本发明构思的另一些实施方式的非易失性存储器件106-2中，基板110的其上形成公共源极线180的凹陷的上表面的水平可以低于基板110的其上形成绝缘图案结构132的上表面的水平。这是因为填充字线凹陷区域WLR的公共源极线180在形成牺牲绝缘层181并且然后通过蚀刻工艺形成字线凹陷区域WLR之后形成，如参考图10至图16所描述的。在形成参考图15描述的字线凹陷区域WLR的工艺中，根据各向异性蚀刻的程度，基板110的其上形成字线凹陷区域WLR的凹陷的上表面的水平可以不同于基板110的其上形成绝缘图案结构132的凹陷的上表面的水平。
[0120]图18是示出根据本发明构思的一些实施方式的非易失性存储器件200的字线结构的层叠结构的平面图。图19是图18中示出的层叠结构的截面图。
[0121]参考图18，字线接触270可以形成在字线结构254上，多个虚设接触272可以邻近字线接触270形成。支撑多个字线结构254a至254d(见图19)的多个虚设接触272可以形成在字线接触270的外围周围或附近。虽然在图18中四个虚设接触形成在字线接触270的外围周围的四个位置，也就是说，在字线接触270的右上和右下侧以及字线接触270的左上和左下侧，但是多个虚设接触272的位置不限于此。此外，在字线接触270周围形成的虚设接触272的数目不限于四个，而是可以是一个或多个。
[0122]参考图19，多个字线结构254a至254d在与非易失性存储器件200的基板210的主表面垂直的方向上层叠成台阶形式，并且彼此分离开预定距离，多个字线接触270分别连接到多个字线结构254a至254d。