金属栅极结构及其制造方法
【技术领域】
[0001] 本发明涉及半导体结构中的金属栅极。
【背景技术】
[0002] 半导体集成电路（IC)工业已经经历了快速发展。在IC演进的过程中，在几何尺 寸（即，使用制造工艺可以形成的最小组件（或线））减小的同时，功能密度（即，每芯片面 积的互连器件的数量）普遍增加。该按比例缩小工艺通常通过提高生产效率以及降低相关 成本来提供益处。这种按比例缩小还增加了处理和制造 IC的复杂性，并且为了实现这些进 步，需要IC加工和制造中的类似发展。随着晶体管尺寸的减小，必须降低栅极氧化物的厚 度以在栅极长度减小的情况下保持性能。然而，为了降低栅极泄漏，使用高介电常数（高k) 栅极绝缘层，这在保持与由较大技术节点中使用的典型栅极氧化物会提供的相同的有效电 容的同时，形成较大的物理厚度。
[0003] 此外，在一些IC设计中，随着技术节点缩小，期望用金属栅（MG)电极替代典型的 多晶硅栅电极以改进具有减小的部件尺寸的器件性能。将形成MG电极的一种工艺称为"后 栅"工艺，与称为"前栅"的另一种MG电极形成工艺相反。"后栅"工艺允许降低随后的工艺 的次数，包括必须在形成栅极之后实施的高温处理。
[0004] 这样，所期望的是一种为形成在衬底上的每个NFET和PFET都提供不同配置的金 属栅极结构的方法和半导体器件。
【发明内容】
[0005] 根据本发明的一方面，提供了一种半导体结构，包括：半导体层，具有第一表面； 以及层间介电质（ILD)，限定位于半导体层的第一表面上方的金属栅极，其中，金属栅极包 括：高k介电层，与金属栅极的底部和侧壁共形；阻挡层，与高k介电层共形；和功函金属 层，与阻挡层和高k介电层共形，其中，阻挡层中位于金属栅极的侧壁处的第一部分的厚度 远小于阻挡层中位于金属栅极的底部处的厚度。
[0006] 优选地，阻挡层中位于金属栅极的侧壁处的第一部分的厚度是零。
[0007] 优选地，阻挡层中位于金属栅极的侧壁处的第二部分的高度大于2A。
[0008] 优选地，在金属栅极的侧壁处没有阻挡层。
[0009] 优选地，阻挡层包括双层。
[0010] 优选地，阻挡层的第一部分的厚度小于阻挡层的第二部分的厚度。
[0011] 根据本发明的另一方面，提供了一种半导体结构，包括：高k介电层，与金属栅极 的底部和侧壁共形；阻挡层，与高k介电层共形；功函金属层，与阻挡层和高k介电层共形； 以及栅极填充金属，由功函金属层围绕，其中，接近于金属栅极的底角的阻挡层包括阶梯状 轮廓。
[0012] 优选地，阶梯状轮廓的高度介于约2A和约2〇A之间。
[0013] 优选地，阻挡层是位于功函金属层和高k介电层之间的双层。
[0014] 优选地，阻挡层的厚度介于约2λ至和40人之间。
[0015] 优选地，功函金属层的厚度介于约lA和约2〇Α之间。
[0016] 优选地，功函金属层包括铝。
[0017] 优选地，半导体结构是N-MOSFET或N-FinFET。
[0018] 根据本发明的又一方面，提供了一种用于制造半导体结构的方法，包括：在层间介 电质（ILD)中形成金属栅极沟槽；在金属栅极沟槽的底部和侧壁处形成阻挡层；去除阻挡 层中位于金属栅极沟槽的侧壁处的第一部分；形成与阻挡层共形的功函金属层；以及过填 充栅极填充金属以使栅极沟槽平齐。
[0019] 优选地，去除阻挡层中位于金属栅极沟槽的侧壁处的第一部分包括：将可蚀刻材 料填充到金属栅极沟槽中；将可蚀刻材料回蚀至金属栅极沟槽中的预定高度以暴露阻挡层 的第一部分；去除阻挡层的第一部分；以及去除剩余的可蚀刻材料。
[0020] 优选地，可蚀刻材料选自由旋涂玻璃（SOG)、光刻胶、氧化物和硼磷硅酸盐玻璃 (BPSG)组成的组中的至少一种。
[0021] 优选地，将可蚀刻材料回蚀至金属栅极沟槽中的预定高度以暴露阻挡层的第一部 分包括将可蚀刻材料回蚀至介于约2 A和约20 A之间的高度。
[0022] 优选地，去除阻挡层的第一部分包括实施在氮化物和氧化物之间具有选择性的湿 蚀刻操作或干蚀刻操作。
[0023] 优选地，该方法还包括：从ILD的顶面处去除过填充的栅极填充金属以及功函金 属层。
[0024] 优选地，该方法还包括：在形成功函金属层之后的离子注入操作。
【附图说明】
[0025] 当结合附图进行阅读时，通过以下详细描述可以最佳理解本发明的各方面。应该 强调的是，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个 部件的尺寸可以任意地增大或减小。
[0026] 图1是根据本发明的一些实施例的具有金属栅极的半导体结构的截面图。
[0027] 图2是根据本发明的一些实施例的具有金属栅极的半导体结构的截面图。
[0028] 图3是根据本发明的一些实施例的具有金属栅极的半导体结构的截面图。
[0029] 图4是根据本发明的一些实施例的具有金属栅极的半导体结构的截面图。
[0030] 图5是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0031] 图6是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0032] 图7是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0033] 图8是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0034] 图9是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0035] 图10是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0036] 图11是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0037] 图12是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0038] 图13是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0039] 图14是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0040] 图15是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0041] 图16是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0042] 图17是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
[0043] 图18是根据本发明的一些实施例的用于金属栅极结构的半导体结构制造方法的 操作。
【具体实施方式】
[0044] 在以下详细描述中，阐明了许多具体细节以提供对本发明的深入理解。然而，本领 域的技术人员将理解，可以在没有这些具体细节的情况下实施本发明。在其他实例中，未详 细描述众所周知的方法、过程、组件和电路，以便不模糊本发明。应该理解，以下公开提供了 许多不同的实施例或实例以实现各个实施例的不同特征。下面描述了组件和布置的具体实 例以简化本发明。当然，这些仅仅是实例且并不旨在限制。
[0045] 下面详细讨论了实施例的制作和使用。然而，应该理解，本发明提供了许多可以在 各种具体环境中体现的可应用的发明构思。所讨论的具体实施例仅说明制作和使用本发明 的具体方式，而不限制本发明的范围。
[0046] 使用铝注入以降低接近晶体管的沟道区的金属栅极（MG)结构的平带电压（Vfb)和 有效功函。鉴于金属元素吸引N型晶体管的沟道区中的负载流子并且因此降低阈值电压的 能力，已将诸如铝的金属元素用作突出的载体以调整N型晶体管的阈值电压。在MG结构中， 将铝离子注入到N-功函金属层，这允许铝原子向更接近N型晶体管的沟道区的位于下方的 阻挡层或介电层扩散。
[0047] 如先前所讨论的，在沟道长度（即，在金属栅极结构下面的源极区和漏极区之间 的距离）足够长（例如，大于40nm)的情况下，铝原子减小N型晶体管的阈值电压。然而， 随着根据摩尔定律沟道长度按比例减小，弱角启动（WCTO)效应成为防止阈值电压减小的 问题。由于N功函金属层和金属栅极的底角之间的距离远大于N功函金属层和金属栅极的 中下部之间的距离，所以接近金属栅极的底角的阻挡层或介电层比接近金属栅极的中下部 的阻挡层或介电层接收更少的铝原子。因此，接近金属栅极的底角的阈值电压不能降低到 与接近金属栅极的中下部的阈值电压相同的程度。
[0048] WCTO效应在短沟道长度的金属栅极中尤其严重，因为短沟道长度的金属栅极