中的 底角部分比长沟道长度的金属栅极中的底角部分更重。已经表明，假定N功函金属层中的 铝浓度相同，当沟道长度减小时，所测得的阈值电压增大。当将具有混合沟道长度的金属栅 极一起制造到相同的晶圆上时，可以观察到WCTO效应。将相同的铝浓度注入或沉积到N功 函金属层内，但是结果显示，在具有较长沟道长度的晶体管中阈值电压较低，而在具有较短 沟道长度的晶体管中阈值电压较高。
[0049] 本发明的一些实施例提供了一种具有金属栅极的半导体结构。金属栅极中的N功 函金属层与所设计的位于下方的阻挡层共形，在某种程度上允许更多的铝原子扩散到金属 栅极的底角，因此解决了由WCTO效应引起的问题。
[0050] 本发明的一些实施例提供了一种用于制造具有金属栅极的半导体结构的方法，该 金属栅极具有与所设计的位于下方的阻挡层共形的N-功函金属层，在某种程度上允许更 多的铝原子扩散到金属栅极的底角。
[0051] 图1示出了具有金属栅极103的半导体结构10的截面图。半导体结构10具有半 导体层100,其中，金属栅极103和限定且围绕金属栅极103的层间介电层（ILD) 101定位在 半导体层100的上方。半导体层100具有接近晶体管的沟道区的第一表面100A。金属栅极 103和ILD 101定位在半导体层100的第一表面100A上方。在一些实施例中，本文中所指 的半导体层100是块状半导体衬底，其中，多个层和器件结构形成在块体半导体衬底上。在 一些实施例中，块状衬底包括硅或诸如GaAs、InP、Si/Ge或SiC的化合物半导体。在半导体 层100上可以形成各种层。例如，介电层、掺杂层、多晶硅层或导电层。在半导体层100上 可以形成各种器件。例如，可以通过互连层互连至额外的集成电路的晶体管、电阻器和/或 电容器。
[0052] 在一些实施例中，半导体结构10可以是平面的或非平面的晶体管结构。例如，在 半导体层100中拥有各种部件的MOSFET或FinFET结构。各种部件包括但不限于轻掺杂的 源极/漏极区（η型和p型LDD)、源极/漏极（S/D)区、硅化物部件、接触蚀刻停止层（CESL)。 应该注意，半导体层100中的诸如硅锗（SiGe)和碳化硅（SiC)应力源的产生应变的结构可 以分别形成在P型和/或N型晶体管中。
[0053] 参考图1，金属栅极103在侧壁103Β处由ILD 101围绕。金属栅极103的底部 103Α定位在半导体层100的上方。在一些实施例中，本文中所指的金属栅极103包括位于 高k介电层1031的水平部分和半导体层100之间的可选择的层间层1030。在一些实施例 中，本文所指的金属栅极103包括与高k介电层1031的垂直部分接触的可选择的侧壁间隔 件 1037。
[0054] 在图1中，金属栅极103包括高k介电层1031、形成在高k介电层1031的开口表 面处并与高k介电层1031的表面轮廓共形的阻挡层1033、以及与阻挡层1033的表面轮廓 共形的功函金属层1035。半导体结构10中的高k介电层1031与金属栅极130的底部103A 和侧壁130B共形。在金属栅极103的侧壁103B处，阻挡层1033具有厚度为Tl的第一部 分105A和厚度为T3的第二部分105B。在金属栅极103的底部103A处，阻挡层1033的厚 度为T2。在一些实施例中，金属栅极103的底部103A处的厚度T2大于阻挡层1033的第一 部分105A处的厚度T1。然而，在一些实施例中，金属栅极103的底部103A处的厚度T2比 阻挡层1033的第一部分105Α的厚度Tl和第二部分105Β的厚度Τ3都大。在一些实施例 中，功函金属层1035的厚度T4介于约i人至约20A的范围内。
[0055] 在图1中，金属栅极103的阻挡层1033具有厚度为Tl的第一部分105A和厚度为 T3的第二部分105B，厚度T3大于第一部分105A的厚度T1。因此，与阻挡层1033的第一部 分105A接触的功函金属层1035比与阻挡层1033的第二部分105B接触的功函金属层1035 更接近于金属栅极103的侧壁103B。因此，与第一部分的厚度Tl与第二部分的厚度T3相 等的情况（未示出）相比，连接与第一部分105A和第二部分105B共形的功函金属层1035 的接合点A更接近于金属栅极103的底角C。
[0056] 在一些实施例中，ILD层101包括介电材料。在一些实施例中，该介电材料 包括氧化硅、氮化硅、氮氧化硅、旋涂玻璃（SOG)、氟化硅玻璃（FSG)、碳掺杂的氧化硅 (例如，SiCOH)、BLACK DIA1VIOND? (加利福利亚州的圣克拉拉市的应用材料公 11J )、XEROGElA AEROGElA氟化非晶碳、聚对二甲苯、BCB(双苯并环丁烯）、 FLARE?、SILK? (密歇根州米德兰市的陶氏化学公司）、聚酰亚胺、其他合适的多孔聚 合物材料、其他合适的介电材料和/或它们的组合。在一些实施例中，ILD 101包括高密度 等离子体（HDP)介电材料（例如，HDP氧化物）和/或高深宽比工艺（HARP)介电材料（例 如，HARP氧化物）。应该理解，ILDlOl可以包括一种或多种介电材料和/或一个或多个介 电层。通过化学机械抛光（CMP)工艺来平坦化ILD 101，直到如图1所示暴露金属栅极103 的顶部。CMP工艺具有高选择性，以为金属栅极103、可选择的侧壁间隔件1037和ILD 101 提供基本平坦的表面。在一些实施例中，CMP工艺具有低凹陷（dishing)效应和/或金属 腐蚀效应。
[0057] 在本发明的一些实施例中，通过ALD、CVD、金属有机CVD(MOCVD)、PVD、等离子体增 强CVD (PECVD)、等离子体增强ALD (PEALD)、热氧化、它们的组合或其他合适的技术来形成 高k介电层1031。在一些实施例中，高k介电层1031的厚度介于约5人至约30人的范围 内。高k介电层1031包括二元或三元高k膜。在一些实施例中，高k介电层1031包括LaO、 A10、ZrO、TiO、Ta205、Y203、SrTiO 3 (STO)、BaTiO3 (BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、 AlSiO、HfTaO、HfTiO、（Ba, Sr) TiO3 (BST)、A1203、Si3N4、氮氧化物或其他合适的材料。
[0058] 在一些实施例中，阻挡层1033包括金属氮化物（诸如TiN、TaN)、或金属碳氮化物 (诸如，碳氮化钛）或其他具有通式（MpM 2) (C，N)的四元层，其中，111和仏是IVa或Va族的 不同金属。在一些实施例中，阻挡层1033的厚度介于约2人至约4〇A的范围内。阻挡层 1033用作阻挡以保护高k介电层1031。通过诸如ALD、PVD、CVD、PECVD或其他合适的技术 的各种沉积技术形成阻挡层1033。在如图1所示的一些实施例中，阻挡层1033是包括两层 材料的双层。例如，接近高k介电层1031的阻挡层的一层由具有第一组成的金属氮化物或 金属碳氮化物制成，而接近功函金属层1035的其他阻挡层由具有第二组成的金属氮化物 或金属碳氮化物制成。例如，构成双层的材料可以是相同的，但是化合物的相对原子浓度不 同。例如，构成双层的材料可以是不同的。例如，构成双层的材料可以是相同的，但是由不 同的沉积操作形成。在一些实施例中，将接近功函金属层1035的阻挡层称为覆盖层。在一 些实施例中，接近高k介电层1031的阻挡层的厚度介于约；^人和约2〇A之间，而接近功函金 属层1035的阻挡层的厚度介于约IA和约20人之间。
[0059] 在一些实施例中，功函金属层1035包括诸如TiN的金属碳氮化物、诸如TiSiN的 金属氮化硅或金属铝化物。在一些实施例中，当功函金属层1035由金属碳氮化物或金属氮 化硅制成时，在沉积功函金属层1035之后，通过注入操作进一步将铝原子引入到功函金属 层1035。在其他实施例中，功函金属层1035包括TiAlNJiAl或TaAl。可以通过诸如ALD、 PVD、CVD、PECVD或其他合适的技术的各种沉积技术来沉积功函金属层1035。在一些实施例 中，功函金属层1035的厚度介于约IA至约20A的范围内。
[0060] 在一些实施例中，在金属栅极103中设置栅极填充金属107。栅极填充金属107包 括独立功函介于4. 2eV和4. 8eV之间的金属。在一些实施例中，栅极填充金属包括W、Al、 Co和它们的合金。在本发明的实施例中，栅极填充金属107的厚度介于5〇〇人和3000人之 间，比功函金属层1035和阻挡层1033的总厚度厚约5到30倍。
[0061] 参考图1，在接近金属栅极103的底角C的阻挡层的部分处可以观察到阶梯状轮 廓。如图1所示，阶梯状轮廓包括两个垂直设置的表面。阶梯状轮廓的垂直部分具有高度 H1，高度Hl被限定为沉积在金属栅