一种低损耗的超结功率器件及其制造方法
【技术领域】
[0001]本发明属于半导体功率器件技术领域，特别是涉及一种低损耗的超结功率器件及其制造方法。
【背景技术】
[0002]近10多年来，超结功率器件的电荷平衡理论在半导体行业的应用，为高压功率器件市场建立了新的标杆。超结功率器件基于电荷平衡技术，可以降低导通电阻和寄生电容，使得超结功率器件具有极快的开关特性，可以降低开关损耗，实现更高的功率转换效率。现有的超结功率器件的剖面结构示意图如图1a所示，包括第一掺杂类型的漏区100及位于漏区100之上的第一掺杂类型的衬底外延层101 ;凹陷在衬底外延层101内设有用于和衬底外延层101杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区102 ;在柱状掺杂区102的顶部设有第二掺杂类型的体区103，体区103超出相对应的柱状掺杂区102两侧并延伸至衬底外延层101内；在体区103的内部两侧分别设有第一掺杂类型的源区106 ;相邻的体区103之间的衬底外延层101之上设有栅介质层104和栅极105，栅介质层104和栅极105向两侧延伸至相邻的源区104之上，由此每个栅极105可以同时控制两个沟道区的开启或者关断。绝缘介质层107覆盖栅极105、衬底外延层101和体区103 ;在绝缘介质层107内设有接触孔且在接触孔内填充有金属层108，金属层108覆盖了栅极105并与体区103和源区104形成欧姆接触。
[0003]超结功率器件在开关过程中，米勒电容(Crss)及其所对应的栅漏寄生电容(Cgd)对超结功率器件的开关速度起主导作用，若能降低Cgd，就可提高超结功率器件的开关速度、降低开关损耗。如图1a所示的现有技术的超结功率器件，Cgd由栅介质层寄生电容(Cox)和栅极下的衬底外延层内产生的耗尽层的寄生电容(Cgdl)决定，当器件上施加一个较高的漏源电压(Vds)且没有栅源电压(Vgs)时，Cgd的大小主要由Cgdl决定；当器件上施加一个Vgs，且Vgs的值达到或超过器件的阈值电压(Vth)时，器件开始导通，此时Vds会下降至0V，Cgd的大小主要由Cox所决定。中国专利申请201110210968.3提出了“具有超结结构的平面型功率MOSFET器件及其制造方法”，这是一种采用两种厚度的栅介质层结构的超结功率器件，如图1b所示，该超结功率器件可以大大降低超结功率器件的栅介质层电容，从而降低栅漏寄生电容，提高超结功率器件的开关速度和降低开关损耗，但是由于采用了两种厚度的栅介质层结构，厚的栅介质层需要一步光刻工艺定义其位置，不但增加了超结功率器件的制造工艺复杂性，降低了超结功率器件性能的可靠性，而且还增加了超结功率器件的制造成本。
【发明内容】
[0004]本发明的目的是为克服现有技术的不足而提供一种低损耗的超结功率器件及其制造方法，本发明的超结功率器件采用分栅结构，能够降低超结功率器件的栅漏寄生电容，使得超结功率器件的开关损耗降低和效率提高；本发明的超结功率器件的制造方法，具有工艺过程简单可靠和易于控制等优点。
[0005]根据本发明提出的一种低损耗的超结功率器件，包括:
在半导体衬底的底部设有第一掺杂类型的漏区，该漏区上部设有第一掺杂类型的衬底外延层；
所述衬底外延层内设有凹陷在该衬底外延层内的用于与衬底外延层杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区；
所述柱状掺杂区的顶部分别设有第二掺杂类型的体区，该体区超出相对应的柱状掺杂区两侧并延伸至所述衬底外延层内；
所述体区内部的两侧分别设有第一掺杂类型的源区，该源区与相邻的衬底外延层之间的体区层构成器件的沟道区；
其特征在于还包括:
所述沟道区上部设有栅介质层和栅极，所述栅极之间由绝缘介质层隔离，该绝缘介质层覆盖所述栅极、衬底外延层和体区；
所述绝缘介质层内设有接触孔，该接触孔内填充有金属层，该金属层与所述体区和源区形成欧姆接触。
[0006]本发明提出的一种低损耗的超结功率器件的进一步优选方案是:
本发明所述第一掺杂类型为η型掺杂，所述第二掺杂类型为P型掺杂；或者所述第一掺杂类型为P型掺杂，所述第二掺杂类型为η型掺杂。
[0007]本发明所述衬底外延层的材质为硅。
[0008]本发明所述体区和衬垫外延层上部设有栅极电阻，该栅极电阻与所述体区和衬垫外延层之间设有栅介质层，所述栅极通过所述栅极电阻与外部电路连接。
[0009]基于上述本发明提出的一种低损耗的超结功率器件的制造方法，其特征在于，具体步骤包括:
步骤一:在第一掺杂类型的漏区上部形成第一掺杂类型的衬底外延层；
步骤二:在所述衬底外延层内形成凹陷在该衬底外延层内的用于与衬底外延层杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区；
步骤三:在所述柱状掺杂区的顶部形成第二掺杂类型的体区，所述体区超出相对应的柱状掺杂区两侧并延伸至所述衬底外延层内；
步骤四:在所述体区和衬底外延层的表面形成栅介质层，并在所述栅介质层上部形成多晶娃介质层；
步骤五:刻蚀所述多晶硅介质层和栅介质层，刻蚀后剩余的多晶硅介质层形成器件的栅极，并同时形成位于所述体区和衬底外延层上部的栅极电阻；
步骤六:先自对准地进行低浓度的第一掺杂类型的离子注入，再进行源区光刻；或者直接进行源区光刻，然后进行第一掺杂类型的离子注入，在所述体区内形成器件的源区；步骤七:覆盖所形成的结构淀积绝缘介质层，之后刻蚀所述绝缘介质层，在所述绝缘介质层内形成接触孔；
步骤八:进行第二掺杂类型的离子注入，在所述体区内形成体区接触区；
步骤九:覆盖所形成结构淀积金属层，所述金属层覆盖所述栅极并填满所述接触孔。
[0010]本发明提出的一种低损耗的超结功率器件的制造方法的进一步优选方案是: 本发明步骤四所述栅介质层的材质为氧化硅、氮化硅、氮氧化硅、氧化铪或高介电常数的绝缘材料。
[0011]本发明步骤七所述绝缘介质层的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃。
[0012]本发明步骤六所述金属层的材质为铜、铝、钨、钛、氮化钛或氮化钨中的一种或两种或两种以上形成的合金。
[0013]本发明与现有技术相比其显著优点在于:
1.本发明的低功耗的超结功率器件采用分栅结构，能够降低衬底外延层内产生的耗尽层的寄生电容，从而降低栅漏寄生电容，使得超结功率器件的开关损耗降低和效率提高。
[0014]2.本发明的低损耗的超结功率器件在使用中，能够方便地在芯片内部集成栅极电阻，从而有效地抑制超结功率器件的栅极电压震荡和降低电磁干扰。
[0015]3.本发明的低损耗的超结功率器件的制造方法不需要增加额外的光刻掩膜版，制造工艺简单可靠、且易于控制，提高了低损耗的超结功率器件性能的可靠性，同时还降低了超结功率器件的制造成本。
【附图说明】
[0016]图1a和Ib是现有技术的两种超结功率器件的剖面结构示意图。
[0017]图2a是本发明提出的一种低损耗的超结功率器件的一个实施例的俯视示意图，其中:图2b是图2a所示结构沿AA方向的剖面示意图，图2c是本发明提出的一种低损耗的超结功率器件与图1a所示现有技术的超结功率器件的栅漏寄生寄生电容的对比测试曲线示意图。
[0018]图3-图7是本发明提出的一种低损耗的超结功率器件的制造方法的一个实施例的工艺流程示意图。
【具体实施方式】
[0019]为清楚地说明本发明的【具体实施方式】，说明书附图中所列示图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于附图中所示区域的特定形状，而是包括所得到的形状如制造引起的偏差等、再如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中均以矩形表示。同时在下面的描述中，所使用的术语衬底可以理解为包括正在工艺加工中的半导体晶片。下面结合附图和实施例对本发明的【具体实施方式】作进一步详细的说明。
[0020]图2a是本发明提出的一种低损耗的超结功率器件的一个实施例的俯视示意图，图2a仅示例性的示出了衬底外延层201、体区203、栅极205和源区206的相对位置关系。图2b为图2a所示结构沿AA方向的剖面示意图。如图2a和2b所示，本发明的一种低损耗的超结功率器件包括半导体衬底底部的第一掺杂类型的漏区200和漏区200上部的第一掺杂类型的衬底外延层201 ;衬底外延层201的材质包括但不局限于为娃。衬底外延层内设有凹陷在该衬底外延层201内的用于与衬底外延层201杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区202 ;在每个柱状掺杂区202的顶部分别设有第二掺杂类型的体区203，且每个体区203超出相对应的柱状掺杂区202两侧并延伸至衬底外延层201内。
[0021]在每个体区203内部的两侧分别设有第一掺杂类型的源区206，每个源区206与相邻的衬底外延层201之间的体区203部分构成器件的沟道区，每个沟道区上部分别设有栅介质层204和栅极205，由此每个栅极205都可以控制一个沟道区的开启或者关断；栅极205之间由绝缘介质层207隔离，绝缘介质层207覆盖栅极205、衬底外延