(Nd)将显影之后的SiC外延片在超纯水进行坚膜，水温度为20°C，坚膜时间为85s ；
[0329](Ne)在等离子体去胶机中去掉曝光过的光刻胶，然后将去过光刻胶的SiC外延片在丙酮中浸泡5小时以及利用丙酮超声I分钟，然后再丙酮、酒精清洗各一次，去掉接触互连区域的剥离胶；露出有效接触区域；
[0330](Nf)对去过光刻胶和剥离胶的SiC外延片放入电子束蒸发室当中，大面积蒸发Ti/Au，厚度为 50nm/200nm ；
[0331](Ng)通过剥离方法形成最后的电极接触。
[0332]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种分区复合栅结构SiC DMISFET器件的制作方法，其特征在于，该制作方法包括以下步骤: Al、基片表面清洗:对N-/N+型SiC外延片的表面进行标准湿法工艺清洗； A2、P-base区高温离子注入:在表面被清洗过的N-/N+型SiC外延片表面涂光刻胶，刻出P-base区高温离子注入区域，然后进行P-base区高温Al离子注入； A3、N+源区域高温离子注入:在进行过P-base区域Al高温离子注入之后，刻出N+掺杂源区，然后进行N+源区高温N离子注入； A4、P型接触离子注入的形成:在进行N+掺杂源区N离子注入之后，刻出P型掺杂接触区域，然后进行P型掺杂高温Al离子注入； A5、表面碳保护膜的形成:在进行了 P型掺杂高温Al离子注入之后，在N-/N+型SiC外延片表面形成碳保护膜； A6、高温离子注入激活:对N-/N+型SiC外延片表面形成碳保护膜进行1600°C高温离子注入退火； A7、表面碳膜的去除:对进行过高温离子注入退火之后的SiC外延片进行表面碳膜的去除: AS、复合栅介质层生长:将去除了表面碳膜的SiC外延片进行大面积HF酸清洗，然后进行Al203/Nitrided_Si02复合栅介质层的生长； A9、底部漏电极的形成:对进行了八1203/附1:1^(16(1-5;[02复合栅介质层的SiC外延片进行底部漏电极的生长； A10、源区电极的形成:在进行完底部漏电极的生长之后，在SiC外延片表面涂剥离胶、光刻胶、刻出源接触孔，进行源金属淀积，并剥离形成源图形； All、栅电极的形成:对进行了源漏电极退火的SiC外延片进行栅电极的形成； A12、栅、源互连电极的形成:对形成栅电极的SiC外延片表面涂剥离胶、光刻胶、刻出栅、源接触孔，进行栅、源互连金属淀积，并剥离形成栅、源互连图形。
2.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A2的具体工艺步骤为: A21、将表面被清洗过的N-/N+型SiC外延片放入PECVD当中，大面积淀积S1jl，厚度为60nm ； A22、在淀积了 5102的SiC外延片表面涂光刻胶，并光刻出P-base区域；然后在HF酸溶液当中将未经光刻胶保护的S1Jl清洗掉，露出P-base区高温离子注入区域； A23、将露出P-base区域的SiC外延片放入高温离子注入机，在400°C下分四次进行高温Al离子注入，四次高温Al离子注入的剂量和能量依次为:4.9 X 112Cm _2/100K，7.5 X 112cm -2/200Κ，9.8 X 1012cm -2/350K，2 X 1012cm -2/550Κ ； Α24、对进行了高温离子注入后的SiC外延片在HF溶液中清洗，去除表面的S12阻挡层O
3.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A3的具体工艺步骤为: A31、将去除了表面S1JI挡层的SiC外延片放入PECVD当中，大面积淀积S1 2层，厚度为60nm ； A32、在淀积了 3102的SiC外延片表面涂光刻胶、甩胶，光刻出源欧姆接触孔；然后在HF酸溶液当中将未经光刻胶保护的S1Jl清洗掉，露出源欧姆接触孔； A33、将露出源欧姆接触孔的SiC外延片放入高温离子注入机，在400°C下分四次进行高温N离子注入，四次高温N离子注入的剂量和能量依次为:5X 114Cm _2/30K，6.0X 114cnT2/60K，8X1014cm _2/120K, 1.5 XlO15Cm _2/190Κ ； Α34、对进行了高温N离子注入后的SiC外延片在HF酸溶液当中清洗，去除表面的S12阻挡层。
4.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A4的具体工艺步骤为: A41、将去除了表面S1JI挡层的SiC外延片放入PECVD当中，大面积淀积S1 2层，厚度为60nm ； A42、在淀积了 S1^ SiC外延片表面涂光刻胶、甩胶，光刻出P型接触孔；然后在HF酸溶液当中将未经光刻胶保护的S1Jl清洗掉，露出P型接触孔； A43、将露出P型接触孔的SiC外延片放入高温离子注入机，在400°C下分四次进行高温Al离子注入，四次高温Al离子注入的剂量和能量依次为:2 X 114Cm _2/30K，3.0 X 114cm -2/80Κ，5X 1014cm -2/150K，1.0Χ 1015cm -2/260Κ ； Α44、对进行了高温Al离子注入后的SiC外延片在HF酸溶液当中清洗，去除表面的S12阻挡层。
5.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A5的具体工艺步骤为: A51、在除掉表面S1JI挡层的SiC外延片表面涂光刻胶、甩胶，放入烤箱中90°C下前烘I分钟； A52、将进行前烘过的SiC外延片放入高温退火炉中，在600°C下保持30分钟，进行碳化； A53、对进行过碳化的SiC外延片进行降温。
6.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A6的具体工艺步骤为: A61、将碳化的SiC外延片置于高温退火炉中，将有碳膜的一面朝下，抽真空到10_7Torr，充Ar气，逐步升温到1600°C，在1600°C停留30分钟，进行高温离子注入退火；A62、待高温退火炉降温至常温时，将SiC外延片从高温退火炉中拿出。
7.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A7的具体工艺步骤为: A71、将高温退火的SiC外延片放入RIE反应室中，带有碳膜的一面朝上，关上反应室阀门，打开N2_门到1/4，通\60秒，然后关掉氮气阀门； A72、对带有碳膜的SiC外延片进行了 60秒的队冲洗之后，打开油泵，等到油泵的声音变大并且变得稳定的时候完全打开油泵阀门，等到泵稳定20-30分钟； A73、打开氧气阀门，直到腔室里面的压力达到9-12mT ; A74、打开冷却系统，调节氧气流量到47sccm ； A75、打开射频网络适配器，计时90分钟去掉SiC外延片表面的碳膜； A76、关掉网络适配器电源，关掉O2; A77、将系统降压到常压，关掉冷却系统，对RIE反应室里面充N2直到反应室门可以打开，取出SiC外延片。
8.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤AS的具体工艺步骤为: A81、对去除了表面碳膜的SiC外延片进行HF酸清洗； A82、将进行进行过HF酸清洗SiC外延片放入高温氧化炉中，1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片正面lOmin，生成厚度为8nm的S12氧化膜； A83、对生长的氧化膜进行氮化:对生长的S12氧化膜进行1175°C下2小时的NO退火； A84、利用底层栅介质版形成底层栅介质图形； A85、将进行NO气体处理后的SiC外延片放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，温度为300°C，气压为2Torr，得到厚度为20nm的Al2O3薄膜； A86、利用栅介质版形成栅介质图形。
9.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A9的具体工艺步骤为: A91、把已经形成分区复合栅介质Al203/Nitrided-SiCy^ SiC外延片放入电子束蒸发室中； A92、在SiC外延片背面上蒸发厚度为20nm/240nm的Ni/Au作为漏接触金属。
10.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤AlO的具体工艺步骤为: A101、在进行了漏衬底电极制作的SiC外延片正面涂剥离胶、光刻胶，光刻，清洗光刻胶、剥离胶，露出有效源电极接触区域； A102、SiC外延片放入电子束蒸发室中； A103、在SiC外延片正面蒸发厚度为20nm/240nm的Ni/Au作为源接触金属； A104、剥离形成源接触金属图形； A105、将进行了源漏电极制作的SiC外延片置于退火炉中在950°C下合金退火30分钟。
11.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤Al I的具体工艺步骤为: A111、在进行了大面积复合栅介质生长的SiC外延片表面涂剥离胶，甩胶； A112、在涂完剥离胶的SiC外延片表面涂光刻胶，甩胶，利用栅版光刻出栅金属区域；Al 13、在刻出栅接触孔的SiC外延片表面上蒸发厚度为20nm/240nm的Ni/Au作为栅接触金属； A114、利用剥离方法形成栅图形。
12.如权利要求1所述的分区复合栅结构SiCDMISFET器件的制作方法，其特征在于，步骤A12的具体工艺步骤为: A121、在制作完栅金属的SiC外延片表面涂剥离胶、涂光刻胶； A122、利用互连光刻版刻出栅和源电极互连窗口 ； A123、在刻出栅、源接触孔的SiC外延片表面上蒸发厚度为30nm/200nm的Ti/Au作为栅、源接触金属；A124、利用剥离方法形成栅、源互连图形。
【专利摘要】本发明公开了一种分区复合栅结构SiC DMISFET器件的制作方法，其步骤依次为对N-/N+型SiC外延片表面清洗；刻出P-base区并高温Al离子注入；刻出N+掺杂源区并高温N离子注入；刻出P型掺杂接触区域并P型掺杂高温Al离子注入；在N-/N+型SiC外延片表面形成碳保护膜；1600℃高温离子注入退火；表面碳膜去除；酸清洗；Al2O3/Nitrided-SiO2复合栅介质层的生长；底部漏电极生长；涂剥离胶、光刻胶、刻出源接触孔，进行源金属淀积，并剥离形成源图形；对进行了源漏电极退火的SiC外延片进行栅电极的形成；栅、源互连电极形成，最后得到器件成品。本发明使用本制作方法，可以有效减小栅泄漏电流，提高栅介质层的质量。
【IPC分类】H01L29-78, H01L21-336, H01L21-28
【公开号】CN104810293
【申请号】CN201510141415
【发明人】刘莉, 杨银堂
【申请人】西安电子科技大学
【公开日】2015年7月29日
【申请日】2015年3月27日