材料的功函数类型与第一功函数层相反，因此能够具有惨 杂功函数层的第一开口所形成的晶体管阔值电压、高于第二开口所形成的晶体管阔值电 压；而在第H开口内的覆盖层和金属栅之间仅形成第H功函数层，则第一开口内比第H开 口内多一层惨杂功函数层，因此第H开口所形成的晶体管阔值电压高于第一开口所形成的 晶体管阔值电压。即由第一开口、第二开口和第H开口所形成的晶体管阔值电压均不同。其 次，由于所述惨杂材料的功函数类型与第一功函数层相反，能够使形成于第五开口和六开 口内的惨杂覆盖层的功函数类型与覆盖层相反，因此第五开口所形成的晶体管阔值电压低 于第四开口所形成的晶体管阔值电压。而且，第四开口和第五开口内均比第六开口内多一 层第二功函数层，而且所述第二功函数层的功函数类型与第一功函数层相反，因此第四开 口和第五开口所形成的晶体管阔值电压均高于第六开口所形成的晶体管阔值电压，则第四 开口、第五开口和第六开口所形成的晶体管阔值电压均不同。由于第一开口、第二开口、第 H开口、第四开口、第五开口和第六开口内的功函数层层数较少，则位于六个开口内的晶体 管栅极结构形貌和质量良好、性能稳定。
[0098] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体器件的形成方法，其特征在于，包括： 提供衬底，所述衬底表面具有介质层，所述介质层内具有第一开口、第二开口、第三开 口、第四开口、第五开口和第六开口，所述第一开口、第二开口、第三开口、第四开口、第五开 口和第六开口的侧壁和底部表面具有栅介质层，所述栅介质层表面具有覆盖层，由第一开 口、第二开口和第三开口形成的晶体管类型相对于由第四开口、第五开口和第六开口形成 的晶体管类型相反； 在第一开口和第二开口内的覆盖层表面形成第一功函数层，所述覆盖层的功函数类型 与第一功函数层相同； 在第一开口内的第一功函数层表面、以及第五开口和第六开口的覆盖层表面形成扩散 层，所述扩散层的功函数类型与第一功函数层相反； 进行退火工艺，使扩散层的材料扩散入第一功函数层和覆盖层内，在第一开口内形成 掺杂功函数层，在第五开口和第六开口内形成掺杂覆盖层； 在退火工艺之后，去除剩余的扩散层，并在第四开口的覆盖层表面和第五开口的掺杂 覆盖层表面形成第二功函数层，所述第二功函数层的功函数类型与第一功函数层相反； 在形成第二功函数层之后，在第一开口、第二开口、第三开口、第四开口、第五开口和第 六开口内形成第三功函数层、以及位于第三功函数层表面的金属栅，所述第三功函数层的 功函数类型与第一功函数层相同。
2. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一功函数层的材 料为P型功函数材料，所述第三功函数层的材料为N型功函数材料；所述扩散层的材料为 TiAl或A1，所述扩散层的厚度为5人~30人，所述扩散层的形成工艺包括化学气相沉积工 艺、物理气相沉积工艺或原子层沉积工艺；去除扩散层的工艺为干法刻蚀工艺或湿法刻蚀 工艺。
3. 如权利要求2所述的半导体器件的形成方法，其特征在于，所述第一开口、第二开 口、第三开口用于形成PMOS晶体管的栅极结构；所述第四开口、第五开口、第六开口用于形 成NMOS晶体管。
4. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述退火工艺的参数包 括：时间为10秒~30秒，温度为500°C~800°C，气体包括氮气。
5. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一功函数层的形 成工艺包括：在第三开口、第四开口、第五开口和第六开口内形成第一牺牲层；在所述第一 牺牲层和介质层表面、以及第一开口和第二开口内沉积第一功函数膜；采用抛光工艺去除 第一牺牲层和介质层表面的第一功函数膜，形成第一功函数层；在所述抛光工艺之后，去除 所述第一牺牲层。
6. 如权利要求5所述的半导体器件的形成方法，其特征在于，所述第一牺牲层的材料 为光刻胶，去除第一牺牲层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
7. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述扩散层的形成工艺 包括：在第二开口、第三开口和第四开口内形成第二牺牲层；在所述第二牺牲层和介质层 表面、以及第一开口、第五开口和第六开口内沉积扩散膜；采用抛光工艺去除第二牺牲层和 介质层表面的扩散膜，形成扩散层；在所述抛光工艺之后，去除所述第二牺牲层。
8. 如权利要求7所述的半导体器件的形成方法，其特征在于，所述第二牺牲层的材料 为光刻胶，去除第二牺牲层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
9. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二功函数层的形 成工艺包括：在第一开口、第二开口、第三开口和第六开口内形成第三牺牲层；在所述第三 牺牲层和介质层表面、以及第四开口和第五开口内沉积第二功函数膜；采用抛光工艺去除 第三牺牲层和介质层表面的第二功函数膜，形成第二功函数层；在所述抛光工艺之后，去除 所述第三牺牲层。
10. 如权利要求9所述的半导体器件的形成方法，其特征在于，所述第三牺牲层的材料 为光刻胶，去除第三牺牲层的工艺为干法刻蚀工艺或湿法刻蚀工艺。
11. 如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在形成第一功 函数层之前，在第一开口和第二开口内的覆盖层表面形成第一阻挡层，所述第一功函数层 形成于第一开口和第二开口内的第一阻挡层表面。
12. 如权利要求11所述的半导体器件的形成方法，其特征在于，所述第一阻挡层的材 料为TaN、Ta为TaAl，厚度为5A~20A,形成工艺包括化学气相沉积工艺、物理气相沉积工 艺或原子层沉积工艺。
13. 如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在退火工艺之 后，形成第二功函数层之前，在第一开口、第二开口、第三开口、第四开口、第五开口和第六 开口内形成第二阻挡层，所述第二功函数层形成于第四开口和第五开口的第二阻挡层表 面。
14. 如权利要求13所述的半导体器件的形成方法，其特征在于，所述第二阻挡层的材 料为TaN、Ta为TaAl，厚度为5A~20A,形成工艺包括化学气相沉积工艺、物理气相沉积工 艺或原子层沉积工艺。
15. 如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在栅介质层 和衬底之间形成结合层，所述结合层的材料为氧化硅或氮氧化硅，所述结合层的厚度为 5A~10A，所述结合层的形成工艺包括热氧化工艺、化学氧化工艺、化学气相沉积工艺、物 理气相沉积工艺或原子层沉积工艺。
16. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅介质层的材 料为高K介质材料，所述高K介质材料包括La20 3、A1203、BaZrO、HfZr04、HfZrON、HfLaO、 HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、（Ba, Sr)Ti03、Si3N4，所述栅介质层的厚度为 l〇A~30A,所述栅介质层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子 层沉积工艺。
17. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述覆盖层的材料为 La2O3' AL2O3' Ga203、In2O3' M〇0、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixNh,厚度为 5A~20A，形 成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
18. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一功函数层的 材料为TixNh、TaC、MoN或TaN，所述第一功函数层的厚度为IOA~580A，形成工艺包括 化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；第二功函数层的材料为TaN、 Ta、TaAl，所述第二功函数层的厚度为5A~20A,形成工艺包括化学气相沉积工艺、物理 气相沉积工艺或原子层沉积工艺；第三功函数层的材料为TaC、Ti、Al、TixAlh,厚度为 IOA~80A,形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述 金属栅的材料为铝或钨，形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉 积工艺。
19. 如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底为平面基底， 所述介质层、第一开口、第二开口、第三开口、第四开口、第五开口和第六开口位于所述平面 基底表面；或者，所述衬底包括：基底、位于基底表面的鳍部、以及位于基底表面且覆盖鳍 部部分侧壁的绝缘层，所述介质层位于所述绝缘层表面和鳍部的侧壁和顶部表面，所述第 一开口、第二开口、第三开口、第四开口、第五开口和第六开口横跨于所述鳍部表面、且暴露 出所述鳍部的顶部和部分侧壁。
20. -种采用如权利要求1至19任一项方法所形成的半导体器件，其特征在于，包括： 衬底，所述衬底表面具有介质层，所述介质层内具有第一开口、第二开口、第三开口、第 四开口、第五开口和第六开口，所述第一开口、第二开口、第三开口、第四开口、第五开口和 第六开口的侧壁和底部表面具有栅介质层，由第一开口、第二开口和第三开口构成的晶体 管类型相对于由第四开口、第五开口和第六开口构成的晶体管类型相反； 所述第一开口的栅介质层表面具有覆盖层，所述覆盖层表面具有掺杂功函数层，所述 掺杂功函数层表面具有第三功函数层，所述第三功函数层表面具有金属栅，所述掺杂功函 数层内具有掺杂材料，所述掺杂材料的功函数类型与第一功函数层相反； 所述第二开口的栅介质层表面具有覆盖层，所述覆盖层表面具有第一功函数层，所述 第一功函数层表面具有第三功函数层，所述第三功函数层表面具有金属栅，所述覆盖层和 第三功函数层的功函数类型与第一功函数层相同； 所述第三开口的栅介质层表面具有覆盖层，所述覆盖层表面具有第三功函数层，所述 第三功函数层表面具有金属栅； 所述第四开口的栅介质层表面具有覆盖层，所述覆盖层表面具有第二功函数层，所述 第二功函数层表面具有第三功函数层，所述第三功函数层表面具有金属栅，所述第二功函 数层的功函数类型与第一功函数层相反； 所述第五开口的栅介质层表面具有掺杂覆盖层，所述掺杂覆盖层表面具有第二功函数 层，所述第二功函数层表面具有第三功函数层，所述第三功函数层表面具有金属栅，所述掺 杂覆盖层内具有掺杂材料，所述掺杂材料的功函数类型与第一功函数层相反； 所述第六开口的栅介质层表面具有掺杂覆盖层，所述掺杂覆盖层表面具有第三功函数 层，所述第三功函数层表面具有金属栅。
【专利摘要】一种半导体器件及其形成方法，其中，半导体器件的形成方法包括：提供衬底，所述衬底表面具有介质层，所述介质层内具有六个开口，开口的侧壁和底部表面具有栅介质层，所述栅介质层表面具有覆盖层；在第一开口和第二开口内的覆盖层表面形成第一功函数层；在第一开口内的第一功函数层表面、以及第五开口和第六开口的覆盖层表面形成扩散层；进行退火工艺，使扩散层的材料扩散入第一功函数层和覆盖层内，在第一开口内形成掺杂功函数层，在第五开口和第六开口内形成掺杂覆盖层；之后去除扩散层，在第四开口的覆盖层和第五开口的掺杂覆盖层表面形成第二功函数层；之后在六个开口内形成第三功函数层和金属栅。所述方法简单，形成的半导体器件性能改善。
【IPC分类】H01L21-28, H01L27-092, H01L29-423, H01L21-8238
【公开号】CN104821296
【申请号】CN201410045280
【发明人】赵杰
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年8月5日
【申请日】2014年1月30日
【公告号】US20150214112