具有天线的半导体封装结构及其制造方法
【技术领域】
[0001]本发明涉及一种半导体封装结构及半导体制程。明确地说，本发明涉及一种具有天线的半导体封装结构及其制造方法。
【背景技术】
[0002]半导体产业致力于制造轻薄短小的产品。确切地说，电子产品通常必须在有限空间内容置高密度的电子元件。在常规半导体封装结构中，多个半导体元件(例如:裸片及无源元件)及一天线被放置于一衬底的表面上。由于所述半导体元件及所述天线是以并列方式排列，因此它们会占据较大的空间。此外，这样的排列方式必须考量电噪音干扰(NoiseInterference),因此,解决方式之一是利用金属盖(Metal Lid)盖住所述半导体元件,另一种解决方式是利用模制化合物(Molding Compound)覆盖所述半导体元件及所述天线。然而，上述两种方式还是无法解决上述占据较大空间的问题。
【发明内容】
[0003]本发明的一方面涉及一种具有天线的半导体封装结构。在一实施例中，具有天线的所述半导体封装结构包含:衬底、至少一个电元件、芯片、天线及模制化合物。所述衬底具有第一表面。所述电元件邻接于所述衬底的第一表面，且与所述衬底电连接。所述芯片邻接于所述衬底的第一表面，且与所述衬底电连接。所述天线具有天线本体及馈入部分，所述天线本体位于所述电元件及所述芯片的上方，所述馈入部分与所述衬底电连接。所述模制化合物位于所述衬底的第一表面，且覆盖所述至少一个电元件及所述芯片，所述天线嵌于所述模制化合物中，且从所述模制化合物的上表面显露。
[0004]由于所述天线本体的上表面从所述模制化合物的上表面显露，因此可以减少所述天线所占的空间(所述天线位于所述电元件及所述芯片的上方，而非与其平行设置)，而且可提高所述天线的传送及接收信号的性能。
[0005]在另一实施例中，所述天线本体的上表面与所述模制化合物的上表面实质上共平面。因此，所述天线的高度大致上与所述模制化合物的高度相等，所述天线的设置并不会增加所述模制化合物的高度或所述半导体封装结构的产品厚度。
[0006]在另一实施例中，所述天线本体的所述上表面与所述模制化合物的所述上表面形成外表面，所述外表面整个平面的表面粗糙度(Ra)小于±30 μ m。优选地,小于±10μηι。在接续制程中，当一真空吸头欲吸取所述半导体封装结构而接触所述外表面时，由于所述外表面整个平面的表面粗糙度(Ra)小于±30 μ m，因此可顺利吸取。如果所述外表面整个平面的表面粗糙度(Ra)大于±30μπι，那么容易发生漏真空的情况而无法吸取。
[0007]本发明的另一方面涉及一种具有天线的半导体封装结构的制造方法。在一实施例中，具有天线的半导体封装结构的所述制造方法包含以下步骤:(a)提供衬底，所述衬底具有第一表面；(b)电连接至少一个电元件及至少一个芯片到所述衬底的第一表面；(c)放置至少一个天线于所述衬底的第一表面，其中所述天线具有天线本体及馈入部分，所述天线本体位于所述电元件及所述芯片的上方，所述馈入部分与所述衬底电连接；以及(d)形成模制化合物于所述衬底的第一表面，以覆盖所述至少一个电元件、所述芯片及部分所述天线，其中所述天线从所述模制化合物的上表面显露。
【附图说明】
[0008]图1显示本发明的具有天线的半导体封装结构的一实施例的剖视示意图。
[0009]图2显示图1的半导体封装结构的立体示意图。
[0010]图3显示图1的半导体封装结构的俯视示意图。
[0011]图4显示本发明的具有天线的半导体封装结构的另一实施例的剖视示意图。
[0012]图5显示本发明的具有天线的半导体封装结构的另一实施例的剖视示意图。
[0013]图6显示本发明的具有天线的半导体封装结构的另一实施例的剖视示意图。
[0014]图7显示本发明的具有天线的半导体封装结构的另一实施例的剖视示意图。
[0015]图8显示本发明的具有天线的半导体封装结构的天线图案的一实施例的俯视示意图。
[0016]图9显示本发明的具有天线的半导体封装结构的天线图案的一实施例的俯视示意图。
[0017]图10显示本发明的具有天线的半导体封装结构的一实施例的立体示意图。
[0018]图11显示本发明的具有天线的半导体封装结构的一实施例的电路块示意图。
[0019]图12到14显示图1到3的具有天线的半导体封装结构的制造方法的一实施例的示意图。
[0020]图15到17显示图5的具有天线的半导体封装结构的制造方法的一实施例的示意图。
[0021]图18到21显示图6的具有天线的半导体封装结构的制造方法的一实施例的示意图。
[0022]图22到25显示图7的具有天线的半导体封装结构的制造方法的一实施例的示意图。
[0023]图26到28显示图10的具有天线的半导体封装结构的制造方法的一实施例的示意图。
【具体实施方式】
[0024]参看图1，显示本发明的具有天线的半导体封装结构的一实施例的剖视示意图。具有天线的所述半导体封装结构I包含衬底10、至少一个电元件14、芯片12、天线16及模制化合物18。
[0025]所述衬底10具有第一表面101、第二表面102、侧表面103、多层内部导线层104、至少一个第一衬垫(Pad) 105及多个导电通孔(Conductive via) 106。所述第一表面101与所述第二表面102相对。所述侧表面103连接所述第一表面101及所述第二表面102。所述内部导线层104位于所述衬底10的内部，且利用所述导电通孔106电连接彼此。所述第一衬垫105位于所述第一表面101上，且利用所述导电通孔106电连接到所述内部导线层104，另一实施例中，所述第一衬垫105设置于所述衬底10的内部，而其上表面从所述第一表面101显露。
[0026]所述电元件14邻接于所述衬底10的第一表面101，且与所述衬底10电连接。在本实施例中，所述电元件14可以(例如)为无源元件、存储器、振荡器等，其电连接所述第一衬塾105。
[0027]所述芯片12邻接于所述衬底10的第一表面101，且与所述衬底10电连接。在本实施例中，所述芯片12可以(例如)为射频系统芯片(RF System Chip)，其具有多个凸块121，所述凸块121连接所述第一衬垫105，使得所述芯片12倒装式芯片接合到所述衬底
10。然而，在其它实施例中，所述芯片12也可以利用打线方式电连接到所述衬底10，S卩，利用多条导线电连接所述芯片12及所述衬底10。
[0028]所述天线16具有天线本体161及馈入部分162 (Feed Port1n)。所述天线本体161位于所述电元件14及所述芯片12的上方，且具有上表面1611及下表面1613。所述上表面1611与所述下表面1613相对。所述天线本体161的上表面1611与所述模制化合物18的上表面181实质上共平面，所述天线本体161的下表面1613被所述模制化合物18所覆盖。所述馈入部分162经由所述第一衬垫105与所述衬底10电连接，用以传送及接收信号。
[0029]所述模制化合物18位于所述衬底10的第一表面101，且覆盖所述至少一个电元件14及所述芯片12，且具有上表面181及侧表面182。由于所述天线16位于所述电元件14及所述芯片12的上方，而非与其平行设置，可以减少所述天线16所占的空间。所述天线16嵌于所述模制化合物18中，且从所述模制化合物18的上表面181显露。在本实施例中,所述天线本体161的下表面1613、所述馈入部分162、支撑部分163及电短路部分165皆被所述模制化合物18覆盖，且所述天线本体161的上表面1611从所述模制化合物18的上表面181显露。由于所述天线本体161的上表面1611从所述模制化合物18的上表面181显露，可提高所述天线16的传送及接收信号的性能。在本实施例中，所述模制化合物18的侧表面182与所述衬底10的侧表面103共平面，换言之，所述模制化合物18的侧表面182与所述衬底10的侧表面103形成一外侧面。
[0030]此外，所述模制化合物18更位于所述天线本体161的开口 164中，使得所述天线本体161的上表面1611与所述模制化合物18的上表面181实质上共平面。因此，所述天线16的高度大致上与所述模制化合物18的高度相等，所述天线16的设置并不会增加所述模制化合物18的高度或所述半导体封装结构I的产品厚度，可以有效控制所述半导体封装结构I的厚度。
[0031]在本实施例中，所述天线本体161的所述上表面1611与所述模制化合物18的所述上表面181形成外表面,所述外表面整个平面的表面粗糙度(Ra)小于±30 μ m。优选地，小于± 10 μ m。在接续制程中，当一真空吸头欲吸取所述半导体封装结构I而接触所述外表面时，由于所述外表面整个平面的表面粗糙度(Ra)小于±30 μ m，因此可顺利吸取。如果所述外表面整个平面的表面粗糙度(Ra)大于±30μπι，那么容易发生漏真空的情况而无法吸取。
[0032]参看图2，显示图1的半导体封装结构的立体示意图。在本实施例中，所述天线16为金属片体，且更具有至少一个支撑部分163及至少一个电短路部分(ShortingPort1n) 165。所述天线本体161、所述馈入部分162、所述支撑部分163及所述电短路部分165为一体成型，且所述馈入部分162、所述支撑部分163及所述电短路部分165实质上垂直于所述天线本体161。即，所述馈入部分162、所述支撑部分163及所述电短路部分165呈由所述天线本体161向下弯折而成的支脚形式。所述电短路部分165可经由所述第一衬垫105