一种阵列基板及其制作方法、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-1XD)是目前常用的平板显示器，TFT-1XD显示器以其低电压、低功耗、适宜于电路集成、轻巧便携等优点而受到广泛的研宄与应用。
[0003]随着TFT-LCD显示技术的不断更新，增加制造阵列基板和/或彩膜基板的衬底基板的尺寸对提升生产效率具有至关重要的作用。但是，随着衬底基板尺寸的增加，极大地增加了对阵列基板和彩膜基板的对位精度的要求，当阵列基板和彩膜基板的对位工艺发生波动，导致阵列基板和彩膜基板的对位发生偏移时，对位偏移尺寸越大，产品的透过率降低的越多，严重影响了产品的显示品质，降低了产品的良率。
[0004]具体地，现有技术的阵列基板的平面结构示意图如图1所示，衬底基板10上设置有栅极线20、屏蔽电极层11、数据线12和像素电极13，屏蔽电极层11在衬底基板10的正投影区域与像素电极13在衬底基板10的正投影区域重叠，重叠部分形成存储电容，屏蔽电极层11与栅极线20同层设置，且在同一次构图工艺中形成，屏蔽电极层11与栅极线20的材料为金属材料。由于金属材料不透光，屏蔽电极层11在衬底基板10的正投影区域与像素电极13在衬底基板10的正投影区域的重叠区域的面积不能太大。图2为图1所示的阵列基板的剖面结构示意图，图中14表示设置在阵列基板对侧的彩膜基板上的黑矩阵。当阵列基板和彩膜基板的对位偏移较大时，黑矩阵14和屏蔽电极层11均会由于自身的挡光特性导致产品透过率降低。
[0005]综上所述，现有技术阵列基板和彩膜基板的对位工艺发生波动时，导致阵列基板和彩膜基板的对位发生偏移，进而导致产品的透过率降低。
【发明内容】
[0006]本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低对位工艺波动对产品透过率的影响。
[0007]本发明实施例提供的一种阵列基板，包括衬底基板、栅极线、屏蔽电极层、栅极绝缘层、数据线、钝化层和像素电极，其中，所述屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层，
[0008]所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置；
[0009]所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。
[0010]由本发明实施例提供的阵列基板，由于屏蔽电极层包括第一屏蔽电极层和第二屏蔽电极层，第一屏蔽电极层为非透明电极层，第二屏蔽电极层为透明电极层，第一屏蔽电极层与第二屏蔽电极层直接接触设置，第二屏蔽电极层在衬底基板上的正投影区域与像素电极在衬底基板上的正投影区域部分重叠，与现有技术的屏蔽电极层为不透明的电极层相比，当阵列基板和彩膜基板的对位工艺发生波动时，降低了对位偏移导致的不透明的屏蔽电极层对像素区的遮挡作用，降低了对位工艺波动对产品透过率的影响。
[0011]较佳地，所述第一屏蔽电极层的材料为金属材料。
[0012]较佳地，所述第二屏蔽电极层的材料为氧化铟锡或氧化铟锌的单层膜，或为氧化铟锡和氧化铟锌的复合膜。
[0013]较佳地，所述第一屏蔽电极层与所述第二屏蔽电极层不重叠且通过接触面直接接触；或，
[0014]所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置，且所述第一屏蔽电极层位于所述第二屏蔽电极层上；或，
[0015]所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置，且所述第二屏蔽电极层位于所述第一屏蔽电极层上。
[0016]本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
[0017]本发明实施例还提供了一种阵列基板的制作方法，所述方法包括栅极线、栅极绝缘层、数据线、钝化层和像素电极的制作，其中，所述方法还包括:采用构图工艺在衬底基板上制作第一屏蔽电极层和第二屏蔽电极层，其中:
[0018]所述第一屏蔽电极层为非透明电极层，所述第二屏蔽电极层为透明电极层，所述第一屏蔽电极层与所述栅极线位于同一层，所述第二屏蔽电极层与所述第一屏蔽电极层直接接触设置；
[0019]所述第二屏蔽电极层在所述衬底基板上的正投影区域与所述像素电极在所述衬底基板上的正投影区域部分重叠。
[0020]较佳地，所述方法具体包括:
[0021]在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层；
[0022]在完成上述步骤的衬底基板上制作栅极绝缘层；
[0023]在所述栅极绝缘层上采用构图工艺制作数据线；
[0024]在所述数据线上采用构图工艺制作钝化层；
[0025]在所述钝化层上采用构图工艺制作像素电极。
[0026]较佳地，所述在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层，具体包括:
[0027]在衬底基板上沉积一层金属层；
[0028]通过第一次构图工艺制作栅极线和第一屏蔽电极层；
[0029]在完成上述步骤的衬底基板上沉积一层透明电极层；
[0030]通过第二次构图工艺制作第二屏蔽电极层，其中，所述第一屏蔽电极层与所述第二屏蔽电极层不重叠且通过接触面直接接触，或，所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置。
[0031]较佳地，所述在衬底基板上采用构图工艺制作栅极线、第一屏蔽电极层和第二屏蔽电极层，具体包括:
[0032]在衬底基板上依次沉积一层透明电极层和金属层；
[0033]在完成上述步骤的衬底基板上涂覆光刻胶，使用半色调或灰色调掩膜板对所述光刻胶曝光、显影，形成光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区；所述光刻胶部分保留区对应形成第二屏蔽电极层的区域，所述光刻胶完全保留区对应形成第一屏蔽电极层和栅极线的区域；
[0034]对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成第一屏蔽电极层、第二屏蔽电极层和栅极线。
[0035]较佳地，所述对光刻胶完全去除区、光刻胶部分保留区以及光刻胶完全保留区进行刻蚀，形成第一屏蔽电极层、第二屏蔽电极层和栅极线，具体包括:
[0036]通过第一次刻蚀，去除光刻胶完全去除区的透明电极层和金属层；
[0037]去除光刻胶部分保留区的光刻胶；
[0038]通过第二次刻蚀，去除光刻胶部分保留区的金属层，形成第二屏蔽电极层；
[0039]去除光刻胶完全保留区的光刻胶，形成第一屏蔽电极层和栅极线，其中，所述第一屏蔽电极层和所述第二屏蔽电极层叠层设置。
【附图说明】
[0040]图1为现有技术阵列基板的平面结构示意图；
[0041]图2为现有技术阵列基板的剖面结构示意图；
[0042]图3为本发明实施例提供的一种阵列基板的平面结构示意图；
[0043]图4为本发明实施例提供的一种阵列基板的剖面结构示意图；
[0044]图5(a)和图5(b)分别为本发明实施例提供的第一屏蔽电极层和第二屏蔽电极层叠层设置时的位置关系示意图；
[0045]图6为本发明实施例提供的一种阵列基板的制作方法流程图；
[0046]图7-图10分别为本发明实施例采用方法二制作第一屏蔽电极层和第二屏蔽电极层在制作过程中的不同阶段的结构示意图；
[0047]图11为本发明实施例采用方法一制作第一屏蔽电极层和第二屏蔽电极层后形成的阵列基板的剖面结构示意图；
[0048]图12为本发明实施例采用方法二制作第一屏蔽电极层和第二屏蔽电极层后形成的阵列基板的剖面结构示意图。
【具体实施方式】
[0049]本发明实施例提供了一种阵列基板及其制作方法、显示装置，用以降低对位工艺波动对产品透过率的影响。
[0050]为了使本