薄膜晶体管及其制造方法
【技术领域】
[0001] 本发明涉及用于液晶显示器或有机EL显示器等显示装置的薄膜晶体管（Thin Film Transistor、TFT)及其制造方法。 技术背景
[0002] 非晶（非晶质）氧化物半导体与通用的非晶硅（a-Si)相比，具有高载流子迀移度 (也称为场效应迀移率。以下，有时仅称为"迀移率"。），光学带隙大，能够以低温成膜。因 此，期待其面向要求大型、高分辨率、高速驱动的新一代显示器、耐热性低的树脂基板等的 应用。
[0003]作为所述氧化物半导体，由铟（In)、镓（Ga)、锌（Zn)及氧（0)构成的非晶氧化物 半导体（In-Ga-Zn-0、以下有时称作"IGZ0"。）、由铟（In)、锌（Zn)、锡（Sn)及氧（0)构成 的非晶氧化物半导体（In-Zn-Sn-0、以下有时称作"IZT0"。）由于具有高的迀移率而被使 用。
[0004] 另外，使用了所述氧化物半导体的底栅型TFT的结构大致分为图1(a)所示的具有 蚀刻阻挡层9的蚀刻阻挡型（ESL型）、和图1 (b)所示的不具有蚀刻阻挡层的背沟道蚀刻型 (BCE型）这两种。
[0005] 上述图1(b)的不具有蚀刻阻挡层的BCE型TFT在制造工序中，不需要蚀刻阻挡层 形成的工序，因此生产率优异。
[0006] 但是，该BCE型TFT的制造工序中存在以下那样的问题。即，在氧化物半导体层上 形成源-漏电极用薄膜，在对该源-漏电极用薄膜进行图案化时使用湿蚀刻液（例如包含 磷酸、硝酸、醋酸等的酸系蚀刻液）。氧化物半导体层的暴露于所述酸系蚀刻液的部分被削 去或受到损伤，其结果是，可能产生TFT特性降低这样的问题。
[0007] 例如前述的IGZ0对于用作源-漏电极的湿蚀刻液的无机酸系湿蚀刻液的可溶性 高，极容易被无机酸系湿蚀刻液蚀刻。因此，存在IGZ0膜消失而TFT的制作变得困难、或者 TFT特性降低等问题。
[0008] 在上述BCE型TFT中，作为抑制氧化物半导体层的损伤的技术，提出有例如下述的 专利文献1~3的技术。这些技术是通过在氧化物半导体层与源-漏电极之间形成牺牲层 (或陷入部），从而抑制对氧化物半导体层的损伤的技术。但是，为了形成上述牺牲层（或 陷入部），需要增加工序。另外，非专利文献1中虽然示出了除去氧化物半导体层表面的损 伤层，但难以均匀地除去该损伤层。
[0009] 现有技术文献
[0010] 专利文献
[0011] 专利文献1:日本特开2012-146956号公报
[0012] 专利文献2 :日本特开2011-54812号公报
[0013] 专利文献3:日本特开2009-4787号公报
[0014] 非专利文献
[0015]非专利文献 1 :C.-J. Kim et. al，Electrochem. Solid-State Lett. 12 (4)，H95-H97(2009)
【发明内容】
[0016]发明要解决的课题
[0017] 本发明是鉴于上述情况而完成的，其目的在于，提供一种不具有蚀刻阻挡层的BCE 型TFT，其具备氧化物半导体层，所述氧化物半导体层保持高的场效应迀移率，并且应力耐 受性优异（即，相对于光或偏压应力等来说阈值电压的变化量小）。
[0018] 用于解决课题的手段
[0019] 能够解决上述课题的本发明的薄膜晶体管的特征在于，是一种在基板上至少依次 具有栅电极、栅极绝缘膜、氧化物半导体层、源-漏电极、以及保护所述源-漏电极的保护膜 的薄膜晶体管，
[0020] 所述氧化物半导体层是具有由Sn及In、以及选自Ga和Zn中的至少1种和0构成 的第1氧化物半导体层；以及由选自In、Zn、Sn及Ga中的1种以上的元素和0构成的第2 氧化物半导体层的层叠体，
[0021] 所述第2氧化物半导体层在所述栅极绝缘膜上形成，并且，所述第1氧化物半导体 层在所述第2氧化物半导体层与所述保护膜或所述源-漏电极之间形成，
[0022] 且在薄膜晶体管的层叠方向截面中，通过[100X (源-漏电极端正下方的第1氧 化物半导体层的膜厚-第1氧化物半导体层中央部的膜厚）/源-漏电极端正下方的第1 氧化物半导体层的膜厚]求出的值为5%以下。
[0023] 在本发明的优选实施方式中，用X射线光电子能谱法测定所述第1氧化物半导体 层的表面时，氧Is光谱的强度最高的峰的能量在529. 0~531. 3eV的范围内。
[0024] 在本发明的优选实施方式中，所述第1氧化物半导体层满足Sn的含量相对于全部 金属兀素为9原子％以上且50原子％以下。
[0025] 在本发明的优选实施方式中，所述第1氧化物半导体层由In、Ga、Zn及Sn和0构 成，且将In、Ga、Zn及Sn的合计量设为100原子％时，满足In的含量为15原子％以上且 25原子％以下、Ga的含量为5原子％以上且20原子％以下、Zn含量为40原子％以上且60 原子％以下、以及Sn的含量为5原子％以上且25原子％以下。
[0026] 在本发明的优选实施方式中，所述第1氧化物半导体层包含Zn，且其表层的Zn浓 度（单位：原子％ )为该第1氧化物半导体层的Zn含量（单位：原子％ )的L 0~L 6倍。
[0027] 在本发明的优选实施方式中，所述源-漏电极包含导电性氧化物层，且该导电性 氧化物层与所述氧化物半导体层直接接合。
[0028] 在本发明的优选实施方式中，所述源-漏电极具有如下层叠结构：从氧化物半导 体层侧开始依次为导电性氧化物层；和包含选自八1、(：11、11 〇、(>、1^&及1中的1种以上的 元素的1层以上的金属层（X层，包括A1合金层）。
[0029] 在本发明的优选实施方式中，所述金属层（X层）具有如下层叠结构：从氧化物半 导体层侧开始依次为包含选自此、0、！1、1&及1中的1种以上的元素的金属层（乂2层）； 和选自纯A1层、A1合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）。
[0030] 在本发明的优选实施方式中，所述金属层（X层）具有如下层叠结构：从氧化物半 导体层侧开始依次为选自纯A1层、A1合金层、纯Cu层及Cu合金层中的1个以上的金属层 (父1层）；和包含选自此、0、!1、1&及1中的1种以上的元素的金属层（乂2层）。
[0031] 在本发明的优选实施方式中，所述金属层（X层）具有如下层叠结构：从氧化物半 导体层侧开始依次为包含选自此、0、！1、1 &及1中的1种以上的元素的金属层（乂2层）； 选自纯A1层、A1合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）；和包含选自 1〇、0、!1、1 &及1中的1种以上的元素的金属层（乂2层）。
[0032] 在本发明的优选实施方式中，所述A1合金层包含0. 1原子％以上的选自Ni、Co、 &1、66、了&、]\1〇、1^、21'、11、恥、1及稀土元素中的1种以上的元素。
[0033] 在本发明的优选实施方式中，所述导电性氧化物层由选自In、Ga、Zn及Sn中的1 种以上的元素和0构成。
[0034] 在本发明的优选实施方式中，所述源-漏电极具有如下层叠结构：从氧化物半导 体层侧开始依次为由选自Mo、Cr、Ti、Ta及W中的1种以上的元素构成的阻挡金属层；和A1 合金层。
[0035] 在本发明的优选实施方式中，所述源-漏电极中的阻挡金属层由纯Mo或Mo合金 构成。
[0036] 在本发明的优选实施方式中，所述源-漏电极中的A1合金层合计包含0. 1~4原 子％的选自Ni和Co中的1种以上的元素。
[0037] 在本发明的优选实施方式中，所述源-漏电极中的A1合金层合计包含0. 05~2 原子％的选自Cu和Ge中的1种以上的元素。
[0038] 在本发明的优选实施方式中，所述源-漏电极中的A1合金层还包含选自Nd、Y、Fe、 Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge 及 Bi 中 的至少1种元素。
[0039] 本发明还包括上述薄膜晶体管的制造方法。该制造方法的特征在于，使用酸系蚀 刻液进行形成在所述氧化物半导体层上的所述源-漏电极的图案化，然后，对所述氧化物 半导体层的至少暴露于酸系蚀刻液的部分进行氧化处理后，形成所述保护膜。
[0040] 在优选实施方式中，所述氧化处理为热处理和N20等离子处理中的至少一种（更 优选为热处理和N 20等离子处理）。
[0041] 在优选实施方式中，所述热处理在130°C以上且400°C以下的加热温度下进行。
[0042] 发明效果
[0043] 根据本发明，能够提供一种应力耐受性优异的BCE型TFT，其在BCE型TFT的制造 工序中，使在源-漏电极形成时暴露于使用的酸系蚀刻液的第1氧化物半导体层包含Sn，并 且该氧化物半导体层在暴露于所述酸系蚀刻液的后实施氧化处理，因此该氧化物半导体层 的膜厚均匀且该氧化物半导体层的表面状态良好。
[0044] 另外，根据本发明的方法，能够以湿蚀刻进行源-漏电极的形成，因此能够容易且 以低成本得到特性高的显示装置。
[0045] 而且，本发明的TFT由于如上所述不具有蚀刻阻挡层，TFT制造工序阻挡掩膜形成 工序数少，能够充分削减成本。另外，BCE型TFT由于不像ESL型TFT那样具有蚀刻阻挡层 与源-漏电极的重叠部分，因此比起ESL型TFT能够实现TFT的小型化。
【附图说明】
[0046] 图1 (a)是用于说明现有的薄膜晶体管（ESL型）的示意截面图，图1 (b)是用于说 明本发明的薄膜晶体管（BCE型）的示意截面图。
[0047] 图2(a)~（e)是示意性示出本发明的薄膜晶体管中的源-漏电极的截面结构的 图。
[0048] 图3是用于说明本发明的薄膜晶体管的示意截面图。
[0049] 图 4 是实施例中的本发明例的 FE-SEM(Field Emission-Scanning Electron Microscope)观察照片，图4(b)是将图4(a)的虚线框放大的照片。
[0050] 图5是实施例中的比较例的FE-SEM观察照片，图5 (b)是将图5 (a)的虚线框放大 的照片。
[0051] 图6表示实施例中的应力耐受性试验结果（比较例）。
[0052] 图7表示实施例中的应力耐受性试验结果（本发明例）。
[0053] 图8表示实施例中的X射线光电子能谱分析（X-ray Photoelectron Spectroscopy、XPS)观察结果。
[0054] 图9表示实施例中的分析试样1的XPS (X射线光电子能谱分析）观察结果。
[0055] 图10表示实施例中的分析试样2的XPS(X射线光电子能谱分析）观察结果。
[0056] 图11表示实施例中的XPS(X射线光电子能谱分析）观察结果（氧化物半导体层 的膜厚方向的组成分布测定结果）。
[0057] 图12是表示实施例中的热处理温度与表层Zn浓度比的关系的图。
【具体实施方式】
[0058] 本发明人等在BCE型TFT中，为了解决上述课题而反复深入研宄。其结果是，通过
[0059] ?使作为第1氧化物半导体层与第2氧化物半导体层的层叠体的氧化物半导体层 的、源-漏电极形成时暴露于酸系蚀刻液的第1氧化物半导体层特别地包含Sn ;以及
[0060] ?在TFT制造工序中，在源-漏电极形成后，即，进行酸蚀刻后，对所述氧化物半导 体层、特别是第1氧化物半导体层的至少暴露于酸系蚀刻液的部分实施后述的氧化处理，
[0061] 由此能够利用湿蚀刻（酸蚀刻）除去污染物、损伤。而且发现其结果能够得到氧 化物半导体层的膜厚均匀且具有良好的应力耐受性的TFT，从而完成本发明。
[0062] 首先，对本发明的氧化物半导体层的成分组成和构成进行说明。
[0063] 本发明的TFT中的氧化物半导体层的特征在于，是第1氧化物半导体层与第2氧 化物半导体层的层叠体，源-漏电极形成时暴露于酸系蚀刻液的第1氧化物半导体层包含 Sn及In (特别是Sn)作为必须成分。
[0064] 以下，对第1氧化物半导体层、第2氧化物半导体层分别进行说明。
[0065][第1氧化物半导体层]
[0066] 第1氧化物半导体层通过包含Sn，酸系蚀刻液导致的该氧化物半导体层的蚀刻被 抑制，能够平滑地保持氧化物半导体层的表面。第1氧化物半导体层还包含In。进一步包 含选自Ga和Zn中的至少1种。
[0067] 为了充分地发挥上述效果，第1氧化物半导体层的Sn量（是指相对于第1氧化物 半导体层中所含全部金属元素的比例。以下，对于其它金属元素量也同样）优选设为5原 子％以上，更优选设为9原子％以上。进一步优选为15原子％以上，更进一步