PS的氧化物半导体层的表面分析]
[0266] 如在上述实施例1中也叙述过的，由于暴露于酸系蚀刻液的尤其是第1氧化物半 导体层，因此在下述中，为了调查TFT制作工序中的第1氧化物半导体层表面的氧结合状态 与热处理温度的关系，进行了第1氧化物半导体层的表面分析。
[0267] 详细而言，作为氧化物半导体层，如下所述准备形成了第1氧化物半导体层（单 层）的分析试样1和2,利用XPS(X射线光电子能谱法）进行第1氧化物半导体层的表面分 析（氧Is光谱的调查）。
[0268] 需要说明的是，如上所述，第1氧化物半导体层的氧缺损通过使第1氧化物半导体 层浸渍于酸系蚀刻液而产生，因此所述氧Is光谱的调查如下所述，调查了酸系蚀刻液浸渍 前（1A)、酸系蚀刻液浸渍后（2A)、以及酸系蚀刻液浸渍后的进一步热处理后（3A)的状态。
[0269] 分析试样1 (使用纯Mo电极作为源-漏电极）
[0270] 在娃基板上将Ga-In-Zn-Sn-0系氧化物半导体层成膜100nm后，在大气气氛下以 350°C进行1小时的热处理（预退火）（1A)。接着，在所述氧化物半导体层的表面将纯Mo膜 (源-漏电极）成膜为膜厚l〇〇nm，然后，使用PAN蚀刻液，将所述纯Mo膜全部除去（2A)。 再然后，进行在大气气氛下以350°C加热1小时的热处理（氧化处理）（3A)。制作分别将处 理进行到上述工序（1A)、（2A)、（3A)的样品，实施各样品的XPS测定。
[0271] 分析试样2 (使用IZ0电极作为源-漏电极）
[0272] 在娃基板上将Ga-In-Zn-Sn-0系氧化物半导体层成膜100nm后，在大气气氛下以 350°C进行1小时的热处理（预退火）（1A)。接着，在所述氧化物半导体层的表面将IZ0薄膜 (源-漏电极）成膜为膜厚l〇〇nm，然后，使用PAN蚀刻液，将所述IZ0薄膜全部除去（2A)。 再然后，进行在大气气氛下以350°〇、5001：、6001：各温度加热1小时的热处理（3幻。制作 分别将处理进行到上述工序（1A)、（2A)、（3A)的样品，实施各样品的XPS测定。
[0273] 将对分析试样1、2进行的上述各样品的XPS测定结果分别示于图9、图10中。
[0274] 由图9可知如下内容。即，蚀刻处理前（1A)的0(氧）Is光谱峰处于530.0 eV，表 示第1氧化物半导体层表面的氧缺损少的状态。另一方面，若进行蚀刻处理（2A)，则该峰向 531. 5eV的高能量侧偏移。可以认为这是由于通过进行湿蚀刻（酸蚀刻）从而第1氧化物 半导体层表面的氧缺损增加。若在所述蚀刻处理后以350°C进行热处理（3A)，则峰位置再 次向530. 8eV附近的低能量侧偏移。由这些结果可以推测，通过在所述蚀刻处理后进行所 述热处理，所述蚀刻处理中产生的氧缺损的一部分被修复。
[0275] 另外由图10可知如下内容。可知使用IZ0电极作为源-漏电极时，也与上述图 9同样，蚀刻处理前（1A)的01s光谱峰处于530.0 eV，但在蚀刻处理后（2A)01s光谱峰向 531. 4eV的高能量侧偏移而氧缺损增加。可知在蚀刻处理后以350°C或500°C进行热处理时 (3A)，峰的顶点几乎不发生变化而峰形在530. 8eV附近按照有肩的方式变化。由此，可以认 为若在蚀刻处理后以350°C或500°C进行热处理，则在表示氧缺损少的状态的530. 8eV附近 具有峰的成分的比例增加，氧缺损的一部分通过上述热处理被修复。另一方面，可知在蚀刻 处理后以600°C进行热处理时（3A)，峰的顶点（峰的主要成分）为530. 8eV，通过使热处理 温度从500°C高温化到600°C从而氧缺损量进一步降低。由此，可以认为使用IZ0电极作为 源-漏电极时，将热处理温度从500°C提高到600°C对可靠性改善是有效的。
[0276] [第1氧化物半导体层的表层的组成分布测定（Zn稠化层的有无的测定）]
[0277] 利用XPS调查了第1氧化物半导体层的表层的组成分布。分析样品使用用于前述 的氧结合状态评价的分析试样2的分别处理到（2A)、（3A)(热处理温度为600°C )的样品。 详细而言，从第1氧化物半导体层的表面开始沿膜厚方向测定Zn、Sn、In、Ga各金属元素相 对于全部金属元素的含量。将其结果依照酸蚀刻后（2A)、酸蚀刻后进一步热处理后（3A)分 别示于图11(a)、图11(b)中。
[0278] 由图11(a)可知，对于酸蚀刻后（2A)的第1氧化物半导体层而言，Zn、Ga及Sn的 浓度根据深度而大不同，第1氧化物半导体层的特别是表层的Zn和Ga的浓度相比于第1氧 化物半导体层的内部（是指从氧化物半导体层的表面到深度10~20nm左右。以下同样） 大幅减少。与此相对，可知若在酸蚀刻后进一步以600°C进行热处理（3A)，则第1氧化物半 导体层的表层的Zn浓度与上述图11(a)不同，比第1氧化物半导体层的内部更增加。需要 说明的是，图11 (b)的表层Zn浓度比为1. 39倍。
[0279] 接着，将整理了将酸蚀刻后的热处理的温度（热处理温度）设为100°C、500°C、 350°C、或600°C时的所述表层Zn浓度比与热处理温度的关系的图示于图12中。
[0280] 由该图12可知，通过提高热处理温度从而第1氧化物半导体层表面的Zn浓度增 加。可以认为通过进一步提高热处理温度，Zn容易扩散到表面，如上述图10所示第1氧化 物半导体层表面的氧化被促进（氧缺损恢复），对可靠性改善有效。
[0281] 符号说明
[0282] 1 基板
[0283] 2栅电极
[0284] 3栅极绝缘膜
[0285] 4氧化物半导体层
[0286] 4A第1氧化物半导体层
[0287] 4B第2氧化物半导体层
[0288] 5 源-漏电极（S/D)
[0289] 6保护膜（绝缘膜）
[0290] 7接触孔
[0291] 8透明导电膜
[0292] 9蚀刻阻挡层
[0293] 11导电性氧化物层
[0294] X X层
[0295] XI XI层
[0296] X2 X2层
[0297] 12 Si基板
[0298] 13碳蒸镀膜
【主权项】
1. 一种薄膜晶体管，其特征在于，是在基板上至少依次具有栅电极、栅极绝缘膜、氧化 物半导体层、源-漏电极以及保护所述源-漏电极的保护膜的薄膜晶体管，其中， 所述氧化物半导体层是具有 由Sn及In、以及选自Ga和Zn中的至少1种和O构成的第1氧化物半导体层；以及 由选自In、Zn、Sn及Ga中的1种以上的元素和O构成的第2氧化物半导体层的层叠 体， 所述第2氧化物半导体层在所述栅极绝缘膜上形成， 并且，所述第1氧化物半导体层在所述第2氧化物半导体层与所述保护膜或所述 源-漏电极之间形成， 且在薄膜晶体管的层叠方向截面中，通过[l〇〇X(源-漏电极端正下方的第1氧化物 半导体层的膜厚-第1氧化物半导体层中央部的膜厚）/源-漏电极端正下方的第1氧化 物半导体层的膜厚]求出的值为5%以下。2. 如权利要求1所述的薄膜晶体管，其中，用X射线光电子能谱法观察所述第1氧化物 半导体层的表面时，氧Is光谱的强度最高的峰的能量在529. O~531. 3eV的范围内。3. 如权利要求1或2所述的薄膜晶体管，其中，所述第1氧化物半导体层满足Sn的含 量相对于全部金属元素为5原子％以上且50原子％以下。4. 如权利要求1或2所述的薄膜晶体管，其中，所述第1氧化物半导体层由In、Ga、Zn 及Sn和O构成，且将In、Ga、Zn及Sn的合计量设为100原子％时，满足 In的含量为15原子％以上且25原子％以下、 Ga的含量为5原子％以上且20原子％以下、 Zn含量为40原子％以上且60原子％以下、以及 Sn的含量为5原子％以上且25原子％以下。5. 如权利要求1或2所述的薄膜晶体管，其中，所述第1氧化物半导体层包含Zn，且以 原子％单位计，其表层的Zn浓度为该第1氧化物半导体层的Zn含量的I. 0~1. 6倍。6. 如权利要求1或2所述的薄膜晶体管，其中，所述源-漏电极包含导电性氧化物层， 且该导电性氧化物层与所述第1氧化物半导体层直接接合。7. 如权利要求6所述的薄膜晶体管，其中，所述源-漏电极具有如下层叠结构： 从氧化物半导体层侧开始依次为导电性氧化物层；和 包含选自六1、&1、11〇、(>、11、1&及1中的1种以上的元素的1层以上的金属层（乂层， 包含Al合金层）。8. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从氧化物半导体层侧开始依次为包含选自Mo、Cr、Ti、Ta及W中的1种以上的元素的 金属层（X2层）；和 选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）。9. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从氧化物半导体层侧开始依次为选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1 个以上的金属层（XI层）；和 包含选自此、0、!1、1&及1中的1种以上的元素的金属层阳层）。10. 如权利要求7所述的薄膜晶体管，其中，所述金属层（X层）具有如下层叠结构： 从氧化物半导体层侧开始依次为包含选自Mo、Cr、Ti、Ta及W中的1种以上的元素的 金属层（X2层）； 选自纯Al层、Al合金层、纯Cu层及Cu合金层中的1个以上的金属层（XI层）；和 包含选自此、0、!1、1&及1中的1种以上的元素的金属层阳层）。11. 如权利要求7所述的薄膜晶体管，其中，所述Al合金层包含0. 1原子％以上的选自 附、(：〇、(：11、66、1&、]\1〇、1^、21'、11、恥、1及稀土元素中的1种以上的元素。12. 如权利要求6所述的薄膜晶体管，其中，所述导电性氧化物层由0和选自In、Ga、Zn 及Sn中的1种以上的元素构成。13. 如权利要求1或2所述的薄膜晶体管，其中，所述源-漏电极具有如下层叠结构： 从氧化物半导体层侧开始依次为由选自Mo、Cr、Ti、Ta及W中的1种以上的元素构成 的阻挡金属层；和 Al合金层。14. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的阻挡金属层由纯Mo 或Mo合金构成。15. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的Al合金层合计包含 0. 1~4原子％的选自Ni和Co中的1种以上的元素。16. 如权利要求13所述的薄膜晶体管，其中，所述源-漏电极中的Al合金层合计包含 0.05~2原子％的选自Cu和Ge中的1种以上的元素。17. 如权利要求15所述的薄膜晶体管，其中，所述源-漏电极中的Al合金层还包含选 自 NcU Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、PcU Ir、Pt、La、GcU Tb、Dy、Sr、Sm、 Ge及Bi中的至少I种元素。18. -种薄膜晶体管的制造方法，其特征在于，其是权利要求1或2所述的薄膜晶体管 的制造方法，其中， 使用酸系蚀刻液进行形成在所述氧化物半导体层上的所述源-漏电极的图案化，然 后，对所述氧化物半导体层的至少暴露于酸系蚀刻液的部分进行氧化处理后，形成所述保 护膜。19. 如权利要求18所述的薄膜晶体管的制造方法，其中，所述氧化处理为热处理和N2O 等离子处理中的至少一种。20. 如权利要求19所述的薄膜晶体管的制造方法，其中，进行所述热处理和所述N2O等 离子处理。21. 如权利要求19所述的薄膜晶体管的制造方法，其中，所述热处理在130°C以上且 700°C以下的加热温度下进行。22. 如权利要求21所述的薄膜晶体管的制造方法，其中，将所述加热温度设为250°C以 上。
【专利摘要】本发明提供一种不具有蚀刻阻挡层的背沟道蚀刻型TFT，TFT的氧化物半导体层对源-漏电极形成时所使用的酸蚀刻溶液的耐性优异，且应力耐受性优异。该TFT的特征在于，是具有氧化物半导体层由Sn及In、以及选自Ga和Zn中的至少1种和O构成的第1氧化物半导体层；以及由选自In、Zn、Sn及Ga中的1种以上的元素和O构成的第2氧化物半导体层的层叠体，按照所述栅极绝缘膜、所述第2氧化物半导体层、所述第1氧化物半导体层的顺序形成，且在薄膜晶体管的层叠方向截面中，通过[100×(源-漏电极端正下方的第1氧化物半导体层的膜厚-第1氧化物半导体层中央部的膜厚)/源-漏电极端正下方的第1氧化物半导体层的膜厚]求出的值为5％以下。
【IPC分类】H01L21/336, C01G19/00, H01L29/786, H01L21/306, H01L21/316
【公开号】CN104885229
【申请号】CN201380067811
【发明人】森田晋也, 越智元隆, 后藤裕史, 钉宫敏洋, 广濑研太
【申请人】株式会社神户制钢所
【公开日】2015年9月2日
【申请日】2013年12月27日
【公告号】US20150295058, WO2014104296A1