，可知得到了迀移率高、切换特性和应力耐受 性优异的BCE型薄膜晶体管。
[0205] 像这样，为了确认通过进行所述氧化处理能够得到优异的应力耐受性的理由，按 下述方式进行利用XPS的氧化物半导体层的表面分析。
[0206][利用XPS的氧化物半导体层的表面分析]
[0207] 由于上述暴露于酸系蚀刻液的尤其是第1氧化物半导体层，因此在下述中，进行 了第1氧化物半导体层的表面分析。
[0208] 详细而言，作为氧化物半导体层，除了形成第1氧化物半导体层（Ga-In-Zn-Sn-〇、 组成如上所述）单层之外，与上述本发明例同样地制作TFT。需要说明的是，作为上述TFT 的制作工序中的氧化处理，在大气气氛下以350°C实施60分钟的热处理。
[0209] 而且，为了确认该TFT制作途中的、
[0210] (1)氧化物半导体层刚形成后（as-cbposited状态）的氧化物半导体层表面、
[0211] (2)刚对氧化物半导体层的表面进行湿蚀刻（酸蚀刻、使用PAN系蚀刻液）后的氧 化物半导体层的表面、以及
[0212] (3)在所述（2)的湿蚀刻（酸蚀刻）后，实施所述氧化处理（热处理）后的氧化物 半导体层的表面
[0213] 各自的状态，利用XPS(X射线光电子能谱法）进行01s光谱峰的观察。
[0214] 将这些观察结果一并示于图8中。需要说明的是，在图8中分别用纵虚线表示 的、530. 8eV表示无氧缺损时的01s光谱峰值，532. 3eV表示有氧缺损时的01s光谱峰值， 533. 2eV表示0H基团的光谱峰值（对于后述的图9和图10也同样）。
[0215] 由该图8可知如下内容。即，若比较氧化物半导体层表面的（l)as-deposited状 态（用实线表示的峰）、（2)湿蚀刻后（酸蚀刻后）（用点线表示的峰）以及（3)氧化处理 后（热处理后）的各〇ls光谱峰（用虚线表示的峰）的位置，则（1) as-deposited状态的 01s光谱峰大约在530. 8eV，与此相对，（2)湿蚀刻后（酸蚀刻后）的01s光谱峰比上述（1) as-deposited状态更向左侧偏移。但是，在（3)上述湿蚀刻后（酸蚀刻后）实施氧化处理 (热处理）的情况下，〇ls光谱峰与（1) as-deposited状态的峰处于同一位置。
[0216] 通过该图8的结果，关于上述氧化处理的有无对表面状态造成的影响，可知以下 内容。通过湿蚀刻（酸蚀刻）而〇ls光谱峰比as-deposited状态更向左偏移。这是指如下 状态：通过湿蚀刻（酸蚀刻）而〇H、C这样的污染物附着于氧化物半导体层的表面，构成氧 化物半导体层的金属氧化物的氧与这些污染物结合，构成氧化物半导体层的氧发生缺损。 但是，可以认为通过在上述湿蚀刻（酸蚀刻）后实施热处理，上述〇H、C这样的污染物与氧 置换，可成为电子陷阱的〇H、C被除去，因此01s光谱峰回到as-cbposited状态。这样的现 象在作为氧化处理进行N 20等离子处理时也能够确认。
[0217][实施例2]
[0218] 在实施例2中，改变源-漏电极的种类，调查该源-漏电极的种类尤其对氧化处理 后的S值造成的影响。
[0219] [TFT 的制作]
[0220] 除了按如下方式形成源-漏电极5之外，与实施例1中的本发明例的TFT同样地 制作TFT。需要说明的是，源-漏电极形成后的氧化处理如表1所示（氧化处理的条件与上 述实施例1的本发明例的TFT的制作相同）。另外，表1所示氧化物半导体层是与实施例1 的氧化物半导体层4B(In-Zn-Sn-0)、4A(Ga-In-Zn-Sn-0)相同组成的皮膜。在任一例中均 确认了在薄膜晶体管的层叠方向截面中，通过[l00X(源-漏电极端正下方的第1氧化物 半导体层的膜厚-第1氧化物半导体层中央部的膜厚）/源-漏电极端正下方的第1氧化 物半导体层的膜厚]求出的值为5%以下。
[0221] (源-漏电极5的形成）
[0222] 作为源_漏电极5,如表1所示，形成下述的单层或叠层。
[0223] ?纯 Mo 单层（No. 1 ~3)
[0224] ?导电性氧化物层（IZ0)的单层（No. 4、5)
[0225] ?导电性氧化物层（IZ0)与XI层（A1系层）、X2层（阻挡金属层）的叠层（No. 6~ 9)
[0226] ?阻挡金属层（纯Mo)与A1合金层的叠层（No. 10)
[0227] 上述No. 1~3的纯Mo单层与实施例1的本发明例的TFT同样地形成（膜厚 100nm)。作为上述No. 4~9的导电性氧化物层，形成IZ0(In : Zn(质量比）=70 : 30)。 所述导电性氧化物层的膜厚均为20nm。所述导电性氧化物层利用DC溅射法，在靶尺寸： 伞101. 6_、输入功率：DC200W、气压：2mTorr、气体流量：Ar/02 = 24/lsccm的条件下成膜。 另外，上述No. 6~9的XI层、X2层使用构成皮膜的金属元素的溅射靶，通过DC溅射法，在 成膜温度：室温、成膜功率：300W、载气：Ar、气压：2mTorr的条件下成膜。所述XI层、X2层的 膜厚分别为80nm。上述No. 10中，所述金属层（阻挡金属层、膜厚20nm)与A1合金层（膜 厚80nm)使用构成皮膜的金属元素的溅射靶，通过DC溅射法，在成膜温度：室温、成膜功率： 300W、载气：Ar、气压：2mTorr的条件下成膜。
[0228] 需要说明的是，在源-漏电极为叠层的情况下，在第1氧化物半导体层正上面从表 1中的"源-漏电极" _栏的左侧开始依次形成各层。
[0229] 使用得到的TFT，如下所述进行静特性的评价和应力耐受性的评价。
[0230][静特性（场效应迀移率（迀移率、FE)、阈值电压Vth、S值）的评价]
[0231] 使用所述TFT测定Id-Vg特性。Id-Vg特性按以下方式设定栅电压、源-漏电极的 电压，使用探针以及半导体参数分析仪（Keithley4200SCS)进行测定。
[0232]栅电压：_30 ~30V (步进 0? 25V)
[0233] 源电压：0V
[0234]漏电压：10V
[0235] 测定温度：室温
[0236]由测定的Id-Vg特性算出场效应迀移率（FE)、阈值电压Vth、S值。其结果示于表 1中。
[0237][应力特性的评价]
[0238] 应力耐受性的评价与实施例1同样地进行。其结果示于表1中。
[0239] 表1中，S值为1. 0以下时设为S值的判定"〇"（良好），S值超过1. 0时设为S 值的判定"A"（稍好）。另外，A vth为6V以下时设为应力耐受性（光应力耐受性）的判 定"〇"（良好），△ Vth超过6V时设为应力耐受性（光应力耐受性）的判定" X "（不良）。 而且作为综合判定，S值和应力耐受性均为〇时评价为"◎"（非常良好），S值为A且应力 耐受性为〇时评价为"〇"（良好），S值为〇且应力耐受性为X时评价为" X "（不良）。
[0240][利用XPS的氧化物半导体层的表面分析]
[0241] 与上述实施例1同样地，进行as-cbposited状态、湿蚀刻后（酸蚀刻后）以及氧化 处理后（No. 1和No. 4是未氧化处理的状态）的氧化物半导体层的利用XPS的表面分析，求 出〇(氧）Is光谱的强度最高的峰（〇ls光谱峰）的能量值。而且，将所述氧化处理后的〇ls 光谱峰的能量值小于所述酸蚀刻后的〇ls光谱峰时评价为"有峰值偏移"，不是上述情况时 评价为"无峰值偏移"。另外，将确认到所述氧化处理后的强度最高的峰在529. 0~531. 3eV 的范围内时评价为"有"，将没有确认到上述峰在该范围内时评价为"无"。将其结果一并记 在表1中。
[0242]【表1】
[0243]
[0244] 由表1可知如下内容。首先对静特性进行叙述。
[0245] 通过表1形成纯Mo层作为源-漏电极的情况（No. 1~3)中，不进行氧化处理时 (No. 1)，S值低，但氧化物半导体层表面的01s光谱峰没有比酸蚀刻后的氧化物半导体层表 面的01s光谱峰更向能量小的方向偏移，氧缺损的恢复不充分，未得到优异的应力耐受性。 另外，进行了氧化处理时（No. 2和3) S值变高。
[0246] 若对比上述表1的No. 1与No. 2的结果，则可知源-漏电极仅为纯Mo层时，如No. 2 通过进行大气热处理而S值增加。若S值增加，则不得不增大使漏电流变化所需的电压，因 此上述S值的增加意味着静特性的降低。
[0247] 与此相对，如表1的No. 4和No. 5,可知在源-漏电极中使用导电性氧化物层（IZ0 层）时（且该导电性氧化物层与所述氧化物半导体层直接接合），大气热处理的有无不会导 致S值的变化，而得到低S值。需要说明的是，No. 4由于未进行氧化处理，第1氧化物半导 体层表面的〇ls光谱峰没有比酸蚀刻后的第1氧化物半导体层表面的〇ls光谱峰更向能量 小的方向偏移，氧缺损的恢复不充分，结果应力耐受性差。
[0248] 上述No. 2中的S值的增加可以认为是由于构成源-漏电极的Mo通过大气中的热 处理而氧化，源-漏电极端部的传导特性降低造成的。与此相对，在源-漏电极中使用IZ0 那样的导电性氧化物时，可以认为氧化（热处理）导致的导电性的变化小而能够抑制静特 性的降低。
[0249] No. 6~9是作为源-漏电极，在导电性氧化物层上进一步层叠金属膜（即，纯Mo 层、A1系层）的例子。可知在这种情况下，进行氧化处理后的S值也低，得到了良好的静特 性。
[0250] No. 10是源-漏电极为阻挡金属层（纯Mo层）与A1合金层的层叠体的例子。若 对No. 2 (S值为1. 12V/decade)与上述No. 10进行比较，则可知No. 10中氧化处理后的S值 被降低到1. 09V，抑制了氧化处理导致的S值的增加。该S值增加的抑制被推测是由于，通 过使源_漏电极为上述层叠体，且减薄层叠体中所占纯Mo膜的膜厚，从而阻挡金属层通过 A1合金层被充分保护，结果氧化处理导致的纯Mo薄膜端部的氧化被抑制。
[0251] 接着，对应力耐受性进行叙述。由表1的No. 4与No. 5~10的结果的对比可知， 在源-漏电极的与氧化物半导体相接的部分使用导电性氧化物、或使上述源-漏电极为阻 挡金属层与A1合金层的层叠膜，且在源-漏电极形成后进行大气热处理时（No. 5~10)，阈 值电压偏移量（AVtli)与不进行大气热处理时（No. 4)相比均被改善。
[0252] 通过以上的结果可知，若在源-漏电极的与氧化物半导体相接的部分使用导电性 氧化物，或使上述源-漏电极为阻挡金属层与A1合金层的层叠膜，且在源-漏电极形成后 进行大气热处理，则能够确实地实现TFT的优异的静特性和优异的应力耐受性的兼顾。
[0253][实施例3]
[0254] 对作为上述氧化处理进行热处理时的热处理温度（加热温度）对氧缺损的恢复造 成的影响进行了调查。
[0255] [TFT 的制作]
[0256] 如下所述形成构成源_漏电极5的薄膜；如下所述实施在源-漏电极形成后进行 的氧化处理；以及将保护膜6的形成设为如下所述，除此之外，与实施例1同样地制作TFT。
[0257] 作为所述源-漏电极5,使用纯Mo膜（纯Mo电极）或IZ0 (In-Zn-0)薄膜（IZ0电 极）。所述IZ0薄膜的组成以质量比计为In : Zn = 90 : 10。所述纯Mo膜或IZ0薄膜使 用纯Mo的溅射靶或IZ0溅射靶，通过DC溅射法成膜（膜厚为100nm)。各电极的成膜条件 设为如下。
[0258](纯Mo膜（纯Mo电极）的形成）
[0259] 输入功率（成膜功率）：DC200W，气压：2mTorr，气体流量：Ar20sccm，基板温度（成 膜温度）：室温
[0260] (IZ0膜（IZ0电极）的形成）
[0261] 输入功率（成膜功率）：DC200W，气压：lmTorr，气体流量：Ar24sccm，0 2lsccm，基板 温度（成膜温度）：室温
[0262] 作为在源-漏电极形成后进行的氧化处理，在大气气氛下以300~600°C实施60 分钟的热处理。另外作为比较还制作了未进行上述热处理的样品。
[0263] 作为保护膜6,使用Si02 (膜厚100nm)与SiN (膜厚150nm)的层叠膜（合计膜厚 250nm)。上述5丨02与SiN的形成使用SAMC0制"PD-220NL"，利用等离子CVD法进行。SiO 2 膜的形成中使用N20与SiHj^混合气体，SiN膜的形成使用SiH 4、队、册13的混合气体。成膜 温度分别设为230°C、150°C，成膜功率均设为RF100W。
[0264] 使用得到的TFT，如下所述制作分析试样，调查了热处理温度对第1氧化物半导体 层表面的氧结合状态和第1氧化物半导体层表层造成的影响。
[0265][利用X