具有薄缓冲层的iii-v族衬底材料及制造方法
【技术领域】
[0001] 下文设及一种可用于电子器件的制造的半导电衬底和一种形成半导电衬底的方 法，并且具体地，设及使衬底成形及改进由该种衬底形成的器件的方法。
【背景技术】
[0002] 半导电-基化合物，包括III-V族材料，例如氮化嫁佑aN) 元化合物，例如铜嫁 氮（InGaN)和嫁侣氮（GaAlN) 及甚至四元化合物（AlGaInN)为直接带隙半导体。该些 材料已被公认为具有很大潜力W用于短波长发射，并且因此适合用于发光二极管（LE化）、 激光二极管（LDs)、UV探测器W及高温电子器件的制造。
[0003] 然而，围绕该些材料的加工的困难，特别是材料的高质量单晶形态的形成（其对 于光电子学中的短波长发射的制造是必须的），阻碍了该种半导电材料的发展。GaN被发现 为并非自然形成化合物，而因此不能像娃、神化嫁或藍宝石那样烙化和从晶锭拉出得到，该 是因为在常压下氮化嫁的理论烙化温度超过了其的分解温度。作为选择，行业已经转向了 利用外延生长工艺的体GaN晶体的形成。然而，对于外延的方法仍然存在问题，包括适宜的 低缺陷密度的体GaN材料的形成和其他晶体形态差异（包括晶体弓曲（CTystallinebow)) 的存在。
[0004] 扩展缺陷（螺旋位错、堆煤层错W及反相晶界）的存在造成了显著变差的性能并 且导致了器件的工作寿命缩短。更具体地，位错起到非福射中屯、的作用，因此降低了由该些 材料制成的发光二极管和激光二极管的发光效率。此外，其他因素，例如晶体取向会负面地 影响在GaN材料上形成的器件的性能。
【发明内容】
[0005] 根据一个方面，本申请描述了一种包括III-V族材料并具有上表面的衬底，该衬 底包括限定在所述上表面与晶体参考面之间的切角（a)(offcutangle),该衬底进一步包 括不大于1度的切角变化量（2 0 )。
[0006] 根据另一方面，本申请描述了一种衬底，其包括；主体，其包括III-V族材料并具 有上表面；和缓冲层，其包括III-V族材料且与所述主体的上表面邻接，其中该缓冲层具有 不大于1. 3ym的平均厚度。
[0007] 而根据另一方面，本申请描述了一种衬底，其包括；主体，其包括III-V族材料并 具有上表面，该主体包括限定在所述上表面与晶体参考面之间的切角（a)，该主体进一步 包括切角变化量（20) 及缓冲层，其包括III-V族材料且与所述主体的上表面邻接，其 中该缓冲层具有不大于约1. 3ym的平均厚度。
[000引而根据另一方面，本申请描述了一种衬底，其包括主体和缓冲层；所述主体包括III-V族材料且具有上表面，并且包括限定在所述上表面与晶体参考面之间的切角（a), 所述主体进一步包括切角变化量（2 0);所述缓冲层包括III-V族材料且与所述主体的 上表面邻接，其中所述缓冲层具有上表面，所述缓冲层和所述主体包括限定在所述缓冲层 的上表面与晶体参考面之间的切角（a),所述缓冲层和所述主体进一步包括切角变化量 (2 0 )，该切角变化量（2 0 )大于所述主体的切角变化量（2 0 )。
[0009] 而根据另一方面，本申请描述了包括至少20个衬底的衬底生产批次，该批次中的 衬底的每一个包括III-V族材料并具有上表面，所述主体包括限定在所述上表面与晶体参 考面之间的切角（a),所述衬底进一步包括不大于约1度的切角变化量（20)。
[0010] 而根据另一方面，本申请描述了包括了至少20个衬底的衬底生产批次，该批次中 的衬底的每一个都包括III-V族材料并具有上表面，所述主体包括限定在所述上表面与晶 体参考面之间的切角（a),所述衬底进一步包括不大于约1度的切角变化量（20)。
[0011] 而根据另一个方面，本申请描述了包括主体和缓冲层的衬底，所述主体包括III-V 族材料并具有上表面，所述缓冲层包括III-V族材料且覆盖在所述主体的上表面上，并且 具有不大于约1.3ym的平均厚度，其中，所述衬底配置为提供用于形成多个光电子器件的 表面，所述多个光电子器件覆盖在所述缓冲层上，并且在约400nm到约550nm的范围内的波 长具有不大于约0. 〇641nm/cm2的归一化的光发射波长标准偏差（n0)。
[0012] 而根据另一个方面，本申请描述了一种衬底结构，其包括；衬底，其包括III-V族 材料且具有上表面；和多个光电子器件，各覆盖在所述衬底的上表面上，其中，在约400nm 至约550nm的范围内的波长，覆盖在所述衬底的上表面上的多个光电子器件具有不大于约 0. 0641nm/cm2的归一化的光发射波长标准偏差（n〇 )。
[0013] 而根据另一方面，本申请描述了包括了至少约20个衬底结构的衬底结构生产批 次，其中，每一个衬底结构包括衬底和布置在所述衬底上的多个光电子器件，在约400nm至 约550nm的范围内的波长，所述多个光电子器件具有不大于约0. 0641nm/cm2的归一化的批 次光发射波长标准偏差（n0)。
[0014] 而根据另一方面，本申请描述了一种光电子结构，该光电子结构包括在包括III-V 族材料并具有上表面的衬底上形成的多个光电子器件，所述衬底包括限定在所述上表面与 晶体参考面之间的切角（a),所述衬底进一步包括了切角变化量（20)，其中，所述多个光 电子结构具有不大于1. 3nm的平均光波长标准偏差。
[0015] 而根据另一个方面，本申请描述了形成衬底的方法，其包括：提供包括III-V族材 料的主体；并且在主体的上表面形成包括III-V族材料的缓冲层，该缓冲层具有上表面W 及不大于1. 3ym的厚度。
[0016] 而根据另一个方面，本申请描述了形成衬底的方法，其包括：提供包括III-V族材 料的主体，该主体具有上表面和与上表面相对的后表面，其中，所述主体的上表面具有台面 和台阶的排列；对所述主体的上表面进行至少一道精加工工艺；W及在所述主体的上表面 形成包括III-V族材料的缓冲层，该缓冲层具有上表面和与所述主体邻接的后表面，其中， 所述缓冲层的上表面具有比所述主体的上表面更均匀的台面和台阶排列。
【附图说明】
[0017] 通过参考附图，本申请可W更好地得到理解，并且使本申请的多个特征和优点对 于本领域相关的技术人员来说变得明显。
[0018] 图1包括提供了根据实施方案的用于形成电子器件的半导电衬底材料的形成方 法的流程图。
[0019] 图2A包括根据实施方案的在半导电衬底的形成过程中形成的层的截面图。
[0020] 图2B包括了根据实施方案的由半导电衬底（包括了具有凹形弯曲的主体）形成 的独立的衬底的截面图。
[0021] 图2C包括了根据实施方案的由半导电衬底（包括了具有凸形弯曲的主体）形成 的独立衬底的截面图。
[0022] 图3包括示出精加工的独立衬底的主体的上表面的截面图。
[0023] 图4包括示出具有薄缓冲层的精加工的独立衬底的上表面的截面图。
[0024] 图5包括示出具有厚缓冲层的精加工的独立衬底的上表面的截面图。
[0025] 在不同附图中相同的附图标记指代相似或相同的项目。
【具体实施方式】
[0026] 下文大体上设及一种衬底材料，并且具体地，设及一种由半导体材料制成的衬 底，其可W用于电子器件的制造。更具体地，在此的实施方案的衬底可W用于发光二极管 (LEDs)或激光二极管（LDs)的形成。实施方案的衬底可W包括III-V族材料，该III-V族 材料包括例如氮化嫁（GaN)。应当了解，关于III-V族材料，其包括具有至少一个来自元素 周期表的III族的元素和至少一个来自元素周期表的V族的元素的化合物。
[0027] 图1包括显示了根据实施方案的用于形成半导体衬底的方法的流程图，所述半导 体衬底包括适合于电子器件在其上制造的半导体材料。如所示出的，工艺可W在步骤101 通过提供衬底而开始，该衬底又称为模板衬底。所述模板衬底可W是适合于支撑多个形成 于其上的层的结构，并且用作用于在其上形成多个层的异质外延支撑结构。
[002引根据一个实施方案，模板衬底可W为无机材料。一些适宜的无机材料可W包括氧 化物、碳化物、氮化物、棚化物、碳氧化物、棚氧化物、氮氧化物W及其组合。在某些示例中模 板衬底可W包括氧化侣，并且更特别地，可W包括单晶氧化侣（即藍宝石）。一个实施方案 使用基本上由藍宝石构成的衬底。
[0029] 工艺能够在步骤103通过形成覆盖在衬底上的缓冲层而继续。简单地参考图2A， 其显示了根据实施方案半导体衬底200。可W注意到，半导体衬底200可W包括衬底201 (即 模板衬底）和覆盖在衬底201上的缓冲层203。特别地，缓冲层203可W覆在衬底201的上 主表面之上，并且更具体地，缓冲层203可W直接接触衬底201的上主表面。
[0030] 形成缓冲层203可W包括淀积工艺。例如，衬底可W载入反应室，并且当在反应 室内提供适宜的环境之后，缓冲层可W淀积于衬底上。根据一个实施方案，适宜的淀积技 术可W包括化学气相淀积。在一个具体示例中，淀积工艺可W包括金属有机化学气相淀积 (MOCVD)〇
[0031] 缓冲层203可W由多个膜形成。例如，如图2A所示，缓冲层203可W包括膜204和 膜206。根据实施方案，其中至少一个膜可W包括晶体材料。在更特别的示例中，膜204(其 可W直接接触衬底201的表面）可W包括娃，并且可W基本上由娃构成。膜204可W促进 衬底201与如在此所述的覆盖在膜204上的半导体层之间的分离。
[0032] 如图2A所示，膜206可W覆盖膜204,并且更特别地，可W直接接触膜204。膜206 可W具有随后形成于其上的层的外延形成所需的适宜的晶体学特征。特别地，在一个实施 方案中，膜204可W包括半导体材料。适宜的半导体材料可W包括III-V族化合物材料。在 一个具体示例中，膜206可W包括氮化物材料。在另一个示例中，膜206可W包括嫁、侣、铜 及其组合。此外，在一个具体实施方案中，膜206可W包括氮化侣，并且更特别地地，膜206 可W基本由氮化侣构成。
[0033] 在示例性结构中，缓冲层203可W形成为使得膜204包括娃，并且使得膜204直接 接触衬底201的主表面。此外，膜206可W直接接触膜204的表面并且包括III-V族材料。
[0034] 当在步骤103形成了缓冲层之后，工艺可W在步骤105通过形成覆盖在缓冲层203 上的基层而继续。简单地参考图2A，半导体衬底200可W包括覆盖在缓冲层203上的基层 205。特别地，基层205可W形成为使其覆盖在缓冲层203的表面上，并且更特别地，基层可 W直接接触缓冲层203的膜206。
[0035] 同样应当了解，根据在此的实施方案的半导体衬底的形成可W实现而不必通过刻 槽或粗化、或者通过蚀刻技术的使用而制造掩膜或修改衬底的表面。
[0036] 根据实施方案，一旦适当地形成了缓冲层203,衬底201和缓冲层203可W放置在 反应室内W进行外延生长工艺。基层205可W通过外延生长工艺而形成，例如氨化物气相 外延（HVP巧。在一个具体示例中，基层205可W由III-V族材料制成。一些适宜的III-V 族材料可W包括氮化物材料。此外，基层205可W括嫁。在具体示例中，基层205可W包括 氮化嫁（GaN)，并且更特别地，基层可W基本由氮化嫁构成。
[0037] 可W进行形成基层205的特定的方法。例如，基层205的外延生长可多种生 长模式进行，其中，基层205的下部区域208可第一模式生长，而基层205的上部区域 210可不同于第一模式的第二模式生长。例如，在一个实施方案中，基层205最初可W 形成为W=维（3D)生长模式生长的外延层，使得基层205的下部区域208可3D生长 模式形成。3D生长模式可W包括基层205材料沿着多个晶向的同步生长。3D生长工艺可 W包括在缓冲层203上的岛状特征的自发形成。自发地形成的岛状特征可W随机地设置在 缓冲层203上，限定了具有多个切面的平台和在平台之间的凹部。
[003引可选地，或附加的，基层205可W使用2维（2D)外延生长模式形成。2D生长模式 具有如下特征：在一个晶面上材料的优先生长，及沿着其它晶向的晶体材料的受限生长。例 如，在一个实施方案中，基层205 (包括GaN)W2D生长模式的形成包括在C-面（0001)的 GaN的优先生长。
[0039]如上文所表明的，基层205可W利用3D生长模式和2D生长模式的结合来形成。例 如，基层205的下部区域208最初可WW3D生长模式形成，其中，岛状特征自发地形成并且 作为材料的非连续层随机地布置在缓冲层203上。然而，如果继续3D模式生长，那么层会变 得连续，呈现出具有小切面的外貌和大体上不均匀的厚度。在3D生长模式之后，可W修改 生长参数W转变为2D生长模式，2D生长模式中有利于横向生长并且能够提高厚度均匀性。 W该种方式，基层205的上部区域210可W通过2D生长模式形成。结合3D生长模式和2D 生长模式能够促进基层205的位错密度的降低并改变（例如增大）基层205上的内应变。
[0040] 应当了解，基层205的形成可W包括生长模式的多重改变。例如，在一个实施方案 中，基层可W最初由3D生长模式形成，随后由2D生长模式形成，并且再次W3D生长模式生 长。
[0041]生长模式之间的切换可W通过某些生长参数的修改来完成，该些生长参数包括生 长温度、生长速率、气相反应物和非反应物材料的气压、在反应气氛中反应物和非反应物材 料的比例、生长室气压w及它们的结合。在此所引用的反应物材料包括例如含氮材料（例 如氨）的反应物材料。其他反应物材料可W包括面化物相成分，包括例如金属面化物成分 (例如氯化嫁）。非反应物材料可W包括某些类型的气体，包括例如稀有气体、惰性气体等。 在具体示例中非反应物材料可W包括气体，例如氮气或氨气。
[0042] 对于某些工艺，可W改变生长温度W促进3D生长模式和2D生长模式之间的转变。 在一个实施方案中，生长温度的改变可W包括生长温度的升高W从3D生长模式转变至2D 生长模式。例如，在从3D生长模式到2D生长模式的转变中，温度可W改变至少约5°C，例如 至少约10°C、至少约15°C、至少约20°C、至少约30°C、至少约35°C或甚至至少约40°C。在 另一个实施方案中，在从3D生长模式到2D生长模式的转变中，生长温度可W改变不大于约 100°C，例如不大于约90°C、不大于约80°C、不大于约70°C或甚至不大于约60°C。应当了解， 生长温度的改变可W是在W上所提到的最小值和最大值的任何值之间的范围内。
[0043] 根据某些实施方案，形成基层205的工艺可W在至少50微米每小时（微米/小 时）的生长速率