半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
【背景技术】
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性倉泛。
[0003]为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。
[0004]现有的鳍式场效应晶体管的结构包括:位于所述衬底上的鳍部；位于衬底表面且覆盖部分所述鳍部侧壁的介质层；横跨所述鳍部和介质层上、且覆盖部分鳍部侧壁和顶部表面的栅极结构；位于栅极结构两侧的鳍部内的源区和漏区。所述栅极结构包括:位于介质层表面、鳍部的部分侧壁和底部表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅极层和栅介质层侧壁表面的侧墙。为了使所述鳍式场效应管能够与衬底上的其它半导体器件构成芯片电路，所述鳍式场效应管的源区、漏区、栅极层中的一者或多者表面需要形成导电结构，例如导电插塞或电互连线。
[0005]然而，随着工艺节点的缩小，鳍式场效应管的尺寸缩小、器件密度提高，使得形成鳍式场效应管的工艺难度不断增大。
【发明内容】
[0006]本发明解决的问题是提供一种半导体器件的形成方法，能够形成形貌良好的源漏导电结构和栅极插塞，使所形成的鳍式场效应管性能稳定。
[0007]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:提供衬底，所述衬底表面具有栅极结构，所述栅极结构两侧分别具有一个互连区，所述互连区的衬底内分别具有位于栅极结构两侧的源区和漏区，所述衬底和栅极结构表面具有第一介质层；在第一介质层内形成阻挡开口，所述阻挡开口顶部的图形至少贯穿一个互连区；在所述阻挡开口内形成阻挡层，所述阻挡层的材料与第一介质层的材料不同；在所述第一介质层和阻挡层表面形成第一图形化层，所述第一图形化层内具有暴露出部分第一介质层和阻挡层表面的第一开口，且所述第一开口暴露出的区域与互连区一致；以所述第一图形化层和阻挡层为掩膜，刻蚀所述第一介质层，直至暴露出互连区的衬底表面为止，在第一介质层内形成分别位于栅极结构两侧的源漏沟槽；在第一介质层内形成暴露出栅极结构顶部的栅极通孔；在源漏沟槽和栅极通孔内填充导电材料，在源漏沟槽内形成源漏导电结构，在栅极通孔内形成栅极插塞。
[0008]可选的，所述衬底包括:半导体基底、位于半导体基底表面的鳍部、以及位于半导体基底表面且覆盖部分鳍部侧壁的第二介质层，所述栅极结构横跨于所述鳍部上，且所述栅极结构位于部分第二介质层表面、以及鳍部的侧壁和顶部表面，所述源区和漏区位于所述栅极结构两侧的鳍部内。
[0009]可选的，所述鳍部的数量大于1，且若干鳍部相互平行，所述栅极结构横跨于至少一个鳍部上，所述互连区贯穿至少一个鳍部内的源区或漏区。
[0010]可选的，所述栅极结构的数量大于1，且若干栅极结构平行排列，每一栅极结构横跨于至少一个鳍部上。
[0011]可选的，所述阻挡开口的形成工艺包括:在第一介质层表面形成第三图形化层，所述第三图形化层内具有第三开口，所述第三开口的图形至少贯穿一个互连区的图形；以所述第三图形化层为掩膜，刻蚀所述第一介质层，在第一介质层内形成阻挡开口 ；在刻蚀工艺之后，去除所述第三图形化层。
[0012]可选的，所述第三图形化层的材料为光刻胶，所述第三图形化层的形成工艺包括:在第一介质层表面旋涂第三光刻胶层；对所述第三光刻胶层进行曝光显影，在第三光刻胶层内形成第三开口，所述第三开口暴露出需要形成阻挡开口的对应区域。
[0013]可选的，还包括:在形成第三图形化层之前，在第一介质层表面形成掩膜材料膜；在对第三光刻胶层进行曝光显影之后，以第三图形化层刻蚀所述掩膜材料膜，直至暴露出第一介质层表面为止，形成掩膜层；以所述掩膜层刻蚀第一介质层，形成阻挡开口。
[0014]可选的，所述阻挡层的形成工艺包括:在第一介质层表面和阻挡开口内形成阻挡膜；平坦化所述阻挡膜，并暴露出第一介质层表面，在阻挡开口内形成阻挡层。
[0015]可选的，所述阻挡层的材料为氮化钛。
[0016]可选的，所述阻挡开口顶部的图形还贯穿所述栅极结构的图形、位于所述栅极结构另一侧的互连区图形中的一者或两者；位于所述阻挡开口内的阻挡层图形还贯穿所述栅极结构的图形、位于所述栅极结构另一侧的互连区图形中的一者或两者。
[0017]可选的，在栅极结构两侧的衬底内形成应力层，所述应力层的材料为硅锗或碳化硅；在所述应力层内掺杂离子，形成栅极结构两侧的源区和漏区。
[0018]可选的，所述应力层的材料为硅锗，所述应力层内具有P型离子；所述应力层的材料为碳化硅，所述应力层内具有N型离子。
[0019]可选的，所述源漏沟槽暴露出所述应力层表面。
[0020]可选的，所述第一图形化层还具有暴露出第一介质层表面的第二开口，所述第二开口的位置与栅极结构位置对应；所述第一通孔的形成方法包括:在刻蚀形成漏沟槽的同时，以所述第一图形化层为掩膜，刻蚀所述第一介质层，直至暴露出第一栅极结构顶部表面为止。
[0021]可选的，第一图形化层的材料为光刻胶，所述第一图形化层的形成工艺包括:在第一介质层和阻挡层表面旋涂第一光刻胶层；对所述第一光刻胶层进行曝光显影，在第一光刻胶层内形成第一开口。
[0022]可选的，所述栅极通孔的形成方法包括:在形成源漏沟槽之后，去除所述第一图形化层和阻挡层，在第一介质层表面形成第二图形化层，所述第二图形化层内具有暴露出第一介质层表面的第二开口，所述第二开口的位置与栅极结构位置对应；以所述第二图形化层为掩膜，刻蚀所述第一介质层，直至暴露出栅极结构表面为止。
[0023]可选的，第二图形化层的材料为光刻胶，所述第二图形化层的形成工艺包括:在第一介质层表面旋涂第二光刻胶层；对所述第二光刻胶层进行曝光显影，在第二光刻胶层内形成第二开口。
[0024]可选的，所述源漏导电结构和栅极插塞的形成工艺包括:在第一介质层表面、源漏沟槽的侧壁和底部表面、以及栅极通孔的侧壁和底部表面形成停止层，所述停止层的材料包括钛；在所述停止层表面形成填充满源漏沟槽和栅极通孔的导电层，所述导电层的材料包括钨；抛光所述导电层和停止层直至暴露出第一介质层表面为止。
[0025]可选的，还包括:在抛光工艺之前，进行退火工艺，使停止层的材料向源漏沟槽底部的源区和漏区内扩散，在源区和漏区表面形成电接触层。
[0026]可选的，栅极结构包括:位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅介质层和栅极层侧壁表面的侧墙，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属，所述栅极结构采用后栅工艺形成。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明的方法中，在形成源漏沟槽之前，在第一介质层内形成阻挡开口，所述阻挡开口顶部的图形至少贯穿一个互连区，由于所述阻挡开口内用于形成阻挡层，因此所形成的阻挡层图形也至少贯穿一个互连区。由于所述互连区即后续第一图形化层内的第一开口所打开的区域，且所述阻挡层的材料与第一介质层不同，因此，后续以所述第一图形化层刻蚀第一介质层时，所述阻挡层也能够作为刻蚀掩膜，能够使所形成的源漏沟槽顶部的图形小于第一开口的图形，在保证源漏沟槽尺寸精确度的情况下，使得所形成的源漏沟槽尺寸缩小，则形成于所述源漏沟槽内的源漏导电结构的尺寸精确、缩小。而且，所述源漏沟槽以阻挡层和第一图形化层为掩膜进行刻蚀，因此所述源漏沟槽的侧壁边界能够由所述阻挡层和第一图形化层进行精确控制，能够避免所述源漏沟槽的侧壁边界形成圆角，有利于保证形成于源漏沟槽内的源漏导电结构的形貌良好。此外，由于所述源漏导电结构和栅极插塞同时形成，因此所述半导体器件的形成方法得到简化。
[0029]进一步，在第一介质层表面形成第三图形化层，以所述第三图形化层为掩膜刻蚀第一介质层以形成阻挡开口，而所述第三光刻胶层内的第三开口用于定义阻挡开口。由于