工艺。
[0075]请参考图10和图11，图10与图6的方向一致，图11与图9的方向一致，在所述第一介质层203和阻挡层205a表面形成的第一图形化层400，所述第一图形化层400内具有暴露出部分第一介质层203和阻挡层205a表面的第一开口 401,且所述第一开口 401暴露出的区域与互连区202 (请参考图5)—致。
[0076]所述第一图形化层400的材料为光刻胶，所述第一图形化层400的形成工艺包括:在第一介质层203和阻挡层205a表面旋涂第一光刻胶层；对所述第一光刻胶层进行曝光显影，在第一光刻胶层内形成第一开口 401。
[0077]所述第一图形化层400与阻挡层205a共同定义了所需形成的源漏沟槽的位置和图形。其中，所述第一图形化层400和阻挡层205a的尺寸均受到光刻工艺精确度的限制，然而，由于阻挡层205a的图形贯穿互连区202，使得所述第一开口 401底部具有所述阻挡层205a，当后续沿第一开口 401进行刻蚀时，所述阻挡层205a能够阻挡刻蚀气体对阻挡层205a底部的第一介质层203的侵蚀，使得阻挡层205a底部的第一介质层203被保留，则刻蚀形成的源漏沟槽尺寸小于第一开口 401的尺寸；而且，由于第一图形化层400和阻挡层205a的尺寸和形貌均能够通过光刻工艺精确控制，因此能够保证后续形成的源漏沟槽的尺寸精确、形貌良好。
[0078]本实施例中，在形成所述第一光刻胶层之前，在所述第一介质层203和阻挡层205a表面形成掩膜层402 ;在所述掩膜层402表面形成底部抗反射层403，所述第一开口401暴露出所述底部抗反射层403。
[0079]其中，所述掩膜层402的材料为氮化硅、氮氧化硅、无定形碳中的一种或多种，形成工艺为沉积工艺。所述底部抗反射层403的材料为无机抗反射材料(例如氮化硅)或有机抗反射材料，用于防止曝光光线在第一光刻胶层底部发生漫反射。此外，在所述掩膜层402和底部抗反射层403之间，还能够形成过渡层(未示出)用于粘接，所述过渡层的材料为氧化硅。
[0080]请参考图12，图12与图10的方向一致，以所述第一图形化层400和阻挡层205a为掩膜，刻蚀所述第一介质层203，直至暴露出互连区202的衬底200表面为止，在第一介质层203内形成分别位于栅极结构201两侧的源漏沟槽206。
[0081]所述刻蚀第一介质层203的工艺为各向异性的干法刻蚀工艺，所形成的源漏沟槽206的侧壁相对于半导体基底210表面垂直。本实施例中，所述第一介质层203的材料为氧化硅，刻蚀气体为碳氟气体(例如CHF3、CF4)，偏置功率大于100瓦，偏置电压大于10伏。
[0082]由于所述互连区202内具有位于各栅极结构201两侧衬底200内的源区和漏区，因此所述源漏沟槽206暴露出各栅极结构201两侧的源区和漏区。本实施例中，所述位于栅极结构201两侧的源漏沟槽206分别暴露出位于栅极结构201两侧鳍部211内的源区和漏区，则后续形成于源漏沟槽206内的源漏导电结构能够与所述源区和漏区电连接。
[0083]本实施例中，由于在栅极结构201两侧的鳍部211内形成应力层204，且所述应力层204作为栅极结构201两侧的源区和漏区，因此所述源漏沟槽206暴露出所述应力层204表面。
[0084]由于所述第一图形化层400和阻挡层205a的尺寸由光刻工艺精确控制，因此所形成的源漏沟槽206的尺寸和形貌能够保证精确，能够避免所形成的源漏沟槽206两端的边界图形呈圆角。而且，由于第一图形化层400和阻挡层205a共同作为刻蚀第一介质层203的掩膜，因此，在平行于半导体基底210的方向上，所述源漏沟槽206的尺寸小于第一开口401的尺寸，即所形成的源漏沟槽206无需受到光刻工艺精确度的限制，使得所形成的源漏沟槽206的尺寸缩小。
[0085]请参考图13和图14，图13与图12的方向一致，图14与图11的方向一致，在形成源漏沟槽206 (如图11所示)之后，去除所述第一图形化层400 (如图11所示)和阻挡层205a (如图11所不),在第一介质层203表面形成第二图形化层500,所述第二图形化层500内具有暴露出第一介质层203表面的第二开口 501，所述第二开口 501的位置与栅极结构201位置对应。
[0086]去除第一图形化层400和阻挡层205a的工艺为湿法刻蚀工艺或干法刻蚀工艺，本实施例中为湿法刻蚀工艺。本实施例中，在去除第一图形化层400之后，还需要去除掩膜层402和底部抗反射层403，以暴露出第一介质层203表面。
[0087]第二图形化层500的材料为光刻胶，所述第二图形化层500的形成工艺包括:在第一介质层表面旋涂第二光刻胶层；对所述第二光刻胶层进行曝光显影，在第二光刻胶层内形成第二开口 501。所述第二开口 501定义了后续所需形成的栅极通孔的位置和形状。
[0088]本实施例中，在形成所述第二光刻胶层之前，在所述第一介质层表面和源漏沟槽206内形成介质抗反射层502 ;在所述介质抗反射层502表面形成底部抗反射层503,所述第一开口 501暴露出所述底部抗反射层503表面。
[0089]所述介质抗反射层502的材料为有机介质材料，形成工艺为旋涂或喷涂工艺，所述介质抗反射层能够填充于源漏沟槽206内，使得所述介质抗反射层502的表面平坦，用于抑制曝光光线的漫反射。所述底部抗反射层503的材料为无机抗反射材料(例如氮化硅)或有机抗反射材料，用于防止曝光光线在第一光刻胶层底部发生漫反射。
[0090]本实施例中，采用第一图形化层400定义源漏沟槽206的形状和位置，采用第二图形化层500定义栅极通孔的形状和位置，则所述源漏沟槽206和栅极通孔之间的距离无需受到光刻工艺精确度的限制，使得所述源漏沟槽206和栅极通孔之间的距离能够减小，有利于提高所形成的半导体器件的器件密度。
[0091]请参考图15，图15与图14的方向一致，以所述第二图形化层500 (如图13和14所示)为掩膜，刻蚀所述第一介质层203，直至暴露出栅极结构201表面为止，在第一介质层203内形成暴露出栅极结构201顶部的栅极通孔207 ;在形成栅极通孔207之后，去除第二图形化层500。
[0092]刻蚀第一介质层203的工艺为各向异性的干法刻蚀工艺，所形成的栅极通孔207的侧壁相对于半导体基底210表面垂直。本实施例中，所述第一介质层203的材料为氧化硅，刻蚀气体为碳氟气体(例如CHF3、CF4)，偏置功率大于100瓦，偏置电压大于10伏。
[0093]本实施例中，所述栅极通孔207用于形成栅极插塞，所述栅极插塞用于与栅极层221电连接，因此所述栅极通孔207需要暴露出部分栅极层221的顶部表面。
[0094]去除第二图形化层500的工艺为湿法刻蚀工艺或干法刻蚀工艺，本实施例中为湿法刻蚀工艺。本实施例中，在去除第二图形化层500之后，还需要去除介质抗反射层502和底部抗反射层503 (如图12和13所示)，以暴露出第一介质层203表面。
[0095]在另一实施例中，所述第一图形化层还具有暴露出第一介质层表面的第二开口，所述第二开口的位置与栅极结构位置对应；所述第一通孔的形成方法包括:在刻蚀形成漏沟槽的同时，以所述第一图形化层为掩膜，刻蚀所述第一介质层，直至暴露出第一栅极结构顶部表面为止。
[0096]请参考图16和图17，图16与图13的方向一致，图17与图16的方向一致，在源漏沟槽206 (如图12所示)和栅极通孔207 (如图15所示)内填充导电材料，在源漏沟槽206内形成源漏导电结构208，在栅极通孔207内形成栅极插塞209。
[0097]在去除第二图形化层500之后，所述源漏沟槽206和栅极通孔207均被打开，因此能够使源漏导电结构208和栅极通孔207同时形成，使得工艺制程被简化。
[0098]所述源漏导电结构208和栅极插塞209的形成工艺包括:在第一介质层203表面、源漏沟槽206的侧壁和底部表面、以及栅极通孔207的侧壁和底部表面形成停止层；在所述停止层表面形成填充满源漏沟槽和栅极通孔的导电层；抛光所述导电层和停止层直至暴露出第一介质层203表面为止。
[0099]其中，所述停止层的材料为钛，所述停止层的形成工艺为化学气相沉积工艺、物理气相沉积工