艺或原子层沉积工艺；所述导电层的材料为铜、钨或铝，所述导电层的形成工艺为化学气相沉积工艺、物理气相沉积工艺、电镀工艺或化学镀工艺。所述停止层用于定义所述抛光工艺的停止位置；而且，所述停止层能够作为第一介质层203和导电层之间的粘结层，以提高第一介质层203和导电层之间的稳定性；此外，所述停止层还能够防止导电层的材料箱第一介质层203内扩散。
[0100]在本实施例中，在抛光工艺之前，进行退火工艺，使停止层的材料向源漏沟槽206底部的源区和漏区内扩散，在源区和漏区表面形成电接触层，所述电接触层的材料为金属娃化物材料，形成所述电接触层的工艺即自对准娃化(Self-Aligned Silicide)工艺。
[0101]由于所述电接触层采用停止层形成，即所述电接触层在形成源漏导电结构208和栅极插塞209的同时形成，无需在形成源漏导电结构208之前，额外在源漏沟槽206底部形成金属层，并在经过退火形成金属硅化物层之后，再去除剩余的金属层，使得形成所述半导体器件的工艺制程被简化。
[0102]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供衬底，所述衬底表面具有栅极结构，所述栅极结构两侧分别具有一个互连区，所述互连区的衬底内分别具有位于栅极结构两侧的源区和漏区，所述衬底和栅极结构表面具有第一介质层； 在第一介质层内形成阻挡开口，所述阻挡开口顶部的图形至少贯穿一个互连区； 在所述阻挡开口内形成阻挡层，所述阻挡层的材料与第一介质层的材料不同； 在所述第一介质层和阻挡层表面形成第一图形化层，所述第一图形化层内具有暴露出部分第一介质层和阻挡层表面的第一开口，且所述第一开口暴露出的区域与互连区一致； 以所述第一图形化层和阻挡层为掩膜，刻蚀所述第一介质层，直至暴露出互连区的衬底表面为止，在第一介质层内形成分别位于栅极结构两侧的源漏沟槽； 在第一介质层内形成暴露出栅极结构顶部的栅极通孔； 在源漏沟槽和栅极通孔内填充导电材料，在源漏沟槽内形成源漏导电结构，在栅极通孔内形成栅极插塞。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述衬底包括:半导体基底、位于半导体基底表面的鳍部、以及位于半导体基底表面且覆盖部分鳍部侧壁的第二介质层，所述栅极结构横跨于所述鳍部上，且所述栅极结构位于部分第二介质层表面、以及鳍部的侧壁和顶部表面，所述源区和漏区位于所述栅极结构两侧的鳍部内。3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述鳍部的数量大于1，且若干鳍部相互平行，所述栅极结构横跨于至少一个鳍部上，所述互连区贯穿至少一个鳍部内的源区或漏区。4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述栅极结构的数量大于I，且若干栅极结构平行排列，每一栅极结构横跨于至少一个鳍部上。5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡开口的形成工艺包括:在第一介质层表面形成第三图形化层，所述第三图形化层内具有第三开口，所述第三开口的图形至少贯穿一个互连区的图形；以所述第三图形化层为掩膜，刻蚀所述第一介质层，在第一介质层内形成阻挡开口 ；在刻蚀工艺之后，去除所述第三图形化层。6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第三图形化层的材料为光刻胶，所述第三图形化层的形成工艺包括:在第一介质层表面旋涂第三光刻胶层；对所述第三光刻胶层进行曝光显影，在第三光刻胶层内形成第三开口，所述第三开口暴露出需要形成阻挡开口的对应区域。7.如权利要求6所述的半导体器件的形成方法，其特征在于，还包括:在形成第三图形化层之前，在第一介质层表面形成掩膜材料膜；在对第三光刻胶层进行曝光显影之后，以第三图形化层刻蚀所述掩膜材料膜，直至暴露出第一介质层表面为止，形成掩膜层；以所述掩膜层刻蚀第一介质层，形成阻挡开口。8.如权利要求5所述的半导体器件的形成方法，其特征在于，所述阻挡层的形成工艺包括:在第一介质层表面和阻挡开口内形成阻挡膜；平坦化所述阻挡膜，并暴露出第一介质层表面，在阻挡开口内形成阻挡层。9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为氮化钛。10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡开口顶部的图形还贯穿所述栅极结构的图形、位于所述栅极结构另一侧的互连区图形中的一者或两者；位于所述阻挡开口内的阻挡层图形还贯穿所述栅极结构的图形、位于所述栅极结构另一侧的互连区图形中的一者或两者。11.如权利要求1所述的半导体器件的形成方法，其特征在于，在栅极结构两侧的衬底内形成应力层，所述应力层的材料为硅锗或碳化硅；在所述应力层内掺杂离子，形成栅极结构两侧的源区和漏区。12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述应力层的材料为硅锗，所述应力层内具有P型离子；所述应力层的材料为碳化硅，所述应力层内具有N型离子。13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述源漏沟槽暴露出所述应力层表面。14.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一图形化层还具有暴露出第一介质层表面的第二开口，所述第二开口的位置与栅极结构位置对应；所述第一通孔的形成方法包括:在刻蚀形成漏沟槽的同时，以所述第一图形化层为掩膜，刻蚀所述第一介质层，直至暴露出第一栅极结构顶部表面为止。15.如权利要求1或14所述的半导体器件的形成方法，其特征在于，第一图形化层的材料为光刻胶，所述第一图形化层的形成工艺包括:在第一介质层和阻挡层表面旋涂第一光刻胶层；对所述第一光刻胶层进行曝光显影，在第一光刻胶层内形成第一开口。16.如权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极通孔的形成方法包括:在形成源漏沟槽之后，去除所述第一图形化层和阻挡层，在第一介质层表面形成第二图形化层，所述第二图形化层内具有暴露出第一介质层表面的第二开口，所述第二开口的位置与栅极结构位置对应；以所述第二图形化层为掩膜，刻蚀所述第一介质层，直至暴露出栅极结构表面为止。17.如权利要求16所述的半导体器件的形成方法，其特征在于，第二图形化层的材料为光刻胶，所述第二图形化层的形成工艺包括:在第一介质层表面旋涂第二光刻胶层；对所述第二光刻胶层进行曝光显影，在第二光刻胶层内形成第二开口。18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述源漏导电结构和栅极插塞的形成工艺包括:在第一介质层表面、源漏沟槽的侧壁和底部表面、以及栅极通孔的侧壁和底部表面形成停止层，所述停止层的材料包括钛；在所述停止层表面形成填充满源漏沟槽和栅极通孔的导电层，所述导电层的材料包括钨；抛光所述导电层和停止层直至暴露出第一介质层表面为止。19.如权利要求18所述的半导体器件的形成方法，其特征在于，还包括:在抛光工艺之前，进行退火工艺，使停止层的材料向源漏沟槽底部的源区和漏区内扩散，在源区和漏区表面形成电接触层。20.如权利要求1所述的半导体器件的形成方法，其特征在于，栅极结构包括:位于衬底表面的栅介质层、位于栅介质层表面的栅极层、以及位于栅介质层和栅极层侧壁表面的侧墙，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属，所述栅极结构采用后栅工艺形成。
【专利摘要】一种半导体器件的形成方法，包括：提供表面具有栅极结构的衬底，栅极结构两侧分别具有一个互连区，互连区的衬底内分别具有位于栅极结构两侧的源区和漏区，衬底和栅极结构表面具有第一介质层；在第一介质层内形成阻挡开口，阻挡开口的图形至少贯穿一个互连区；在阻挡开口内形成阻挡层；在第一介质层和阻挡层表面形成暴露出互连区的第一图形化层；以第一图形化层和阻挡层为掩膜刻蚀第一介质层，直至暴露出互连区的衬底表面为止，形成源漏沟槽；在第一介质层内形成暴露出栅极结构顶部的栅极通孔；在源漏沟槽内形成源漏导电结构，在栅极通孔内形成栅极插塞。所形成的半导体器件形貌良好，性能改善。
【IPC分类】H01L21/28, H01L21/336
【公开号】CN104979199
【申请号】CN201410133522
【发明人】沈忆华, 傅丰华, 余云初
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年10月14日
【申请日】2014年4月3日