纳米线器件及其制造方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及纳米线器件及其制造方法。
【背景技术】
[0002]随着微电子器件的尺寸进入15纳米(nm)节点，维持载流子迁移率的改善和短沟道控制对半导体器件制造提出了挑战。纳米线器件，即沟道长度为纳米数量级的半导体器件，可以提供改善的迁移率和短沟道控制，例如，锗沟道有助于提高P沟道金属氧化物半导体(positive channel Metal Oxide Semiconductor, PMOS)晶体管载流子的迁移率，II1-V族半导体材料的沟道有助于提高N沟道金属氧化物半导体(negative channel MetalOxide Semiconductor, NMOS)晶体管载流子的迁移率。
[0003]在实现本发明的过程中，发明人发现，在制造纳米线器件的过程中，现有技术是利用各向同性刻蚀工艺去除纳米线下面的伪栅材料，通过该方式得到的纳米线器件中，纳米线以上的栅极轮廓和纳米线以下的栅极轮廓不能一致，难以达到对栅极轮廓的要求。
【发明内容】
[0004]本发明的发明人针对上述现有技术中存在的问题提出了新的技术方案以使得纳米线以下的栅极轮廓与纳米线以上的栅极轮廓一致。
[0005]根据本发明实施例的一个方面，提供一种纳米线器件的制造方法，包括:
[0006]在衬底上悬置的纳米线表面形成第一绝缘层；所述衬底包括两个支撑垫和两个支撑垫之间的凹槽，两个支撑垫上分别具有第二绝缘层，凹槽的底面上具有第三绝缘层，在所述凹槽的上方通过两个支撑垫悬置有至少一根纳米线；
[0007]在所述衬底上沉积伪栅材料并图案化所述伪栅材料，形成伪栅结构和被所述伪栅结构全包围的沟道区，所述伪栅结构包括伪栅、和伪栅与沟道区之间的第一绝缘层；
[0008]氧化伪栅，在伪栅的两侧表面形成第一氧化层；以及
[0009]分别对沟道区的两侧进行纳米线外延至支撑垫，形成源区和漏区。
[0010]在一个实施例的制造方法中，图案化所述伪栅材料包括:在所述伪栅材料上形成硬掩膜层；图案化所述硬掩膜层，定义栅极区域；各向异性刻蚀所述伪栅材料、纳米线、以及纳米线周围的第一绝缘层直至去除部分所述第三绝缘层。
[0011]在一个实施例的制造方法中，所述纳米线的材料具体为锗或II1-V族半导体材料，所述伪棚材料具体为多晶娃错、多晶娃、非晶娃或非晶娃错。
[0012]在一个实施例的制造方法中，所述纳米线的材料具体为单晶硅，所述伪栅材料具体为多晶硅锗或者非晶硅锗。
[0013]在一个实施例的制造方法中，所述氧化伪栅还包括:在沟道区的两侧表面形成第二氧化层；所述氧化伪栅之后，还包括:去除部分第一氧化层和全部第二氧化层，以暴露出沟道区侧面。
[0014]在一个实施例的制造方法中，所述第一氧化层的厚度大于所述第二氧化层的厚度。
[0015]在一个实施例的制造方法中，所述纳米线为两根以上时，其中若干根纳米线的材料为锗或II1-V族半导体材料，其余纳米线的材料为单晶硅，伪栅材料为多晶硅锗或者非晶娃错。
[0016]在一个实施例的制造方法中，对沟道区的两侧进行纳米线外延时，还对沟道区两侧的纳米线外延部分进行原位掺杂。
[0017]在一个实施例的制造方法中，形成源区和漏区之后，还包括:至少进行一次离子注入；所述离子注入包括漏轻掺杂注入或源区/漏区掺杂注入。
[0018]在一个实施例的制造方法中，形成源区和漏区之后，还包括:
[0019]通过自对准硅化物工艺，在伪栅、源区和漏区分别形成硅化物。
[0020]在一个实施例的制造方法中，还包括:分别在源区和漏区的表面、伪栅的侧面、和衬底上形成氮化硅层；在所述氮化硅层上形成层间介质层；进行化学机械抛光以露出伪栅；去除伪栅和第一绝缘层，形成沟槽；形成栅极结构。
[0021]在一个实施例的制造方法中，所述形成栅极结构包括:在沟道区表面形成界面氧化层；在所述界面氧化层上、沟槽侧壁及沟槽底部形成高K栅介质层；形成全包围沟道区并覆盖所述高K栅介质层的栅极；进行化学机械抛光以露出栅极。
[0022]在一个实施例的制造方法中，所述形成栅极结构包括:在沟道区表面、沟槽侧壁及沟槽底部形成界面氧化层；在所述界面氧化层上形成高K栅介质层；形成全包围沟道区并覆盖所述高K栅介质层的栅极；进行化学机械抛光以露出栅极。
[0023]根据本发明实施例的另一方面，提供一种基于上述方法制造的纳米线器件，包括:
[0024]衬底，所述衬底包括两个支撑垫和两个支撑垫之间的凹槽，两个支撑垫上分别具有第二绝缘层，凹槽底面上具有第三绝缘层；
[0025]在所述凹槽内的上方通过两个支撑垫悬置的纳米线形成的沟道区；
[0026]由所述沟道区两侧至支撑垫的纳米线外延部分形成的源区和漏区；
[0027]位于第三绝缘层上的栅极结构，所述栅极结构全包围所述沟道区。
[0028]在一个实施例的纳米线器件中，所述栅极结构包括:全包围所述沟道区的栅极；位于所述栅极与所述沟道区之间的界面氧化层；位于所述界面氧化层上、栅极侧壁及栅极底部的高K栅介质层。
[0029]在一个实施例的纳米线器件中，所述栅极结构包括:全包围所述沟道区的栅极；位于所述沟道区表面、栅极侧壁及栅极底部的界面氧化层；位于所述界面氧化层上的高K栅介质层。
[0030]在一个实施例的纳米线器件中，所述纳米线的材料具体为锗或II1-V族半导体材料，所述栅极的材料具体为金属、多晶硅锗、多晶硅、非晶硅或非晶硅锗；或者，所述纳米线的材料具体为单晶硅，所述栅极的材料具体为金属、多晶硅锗或者非晶硅锗。
[0031]在一个实施例的纳米线器件中，所述纳米线为两根以上时，其中若干根纳米线的材料为锗或II1-V族半导体材料，其余纳米线的材料为单晶硅，伪栅材料为多晶硅锗或者非晶娃错。
[0032]在一个实施例的纳米线器件中，所述源区和漏区包括掺杂剂。
[0033]在一个实施例的纳米线器件中，还包括:位于所述源区和漏区周围、栅极的侧面、以及衬底上的氮化硅层；位于所述氮化硅层上的层间介质层。
[0034]基于本发明上述实施例纳米线器件及其制造方法，定义栅极区域后以栅极区域为掩模刻蚀去除栅极区域以外的纳米线，之后再外延形成源区和漏区，与现有技术相比，所形成的纳米线以下的栅极轮廓和纳米线以上的栅极轮廓一致，从而可以达到栅极轮廓的要求。
[0035]通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
【附图说明】
[0036]构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
[0037]根据下面参照附图的详细描述，可以更加清楚地理解本发明，在附图中:
[0038]图1是本发明一个实施例纳米线器件的制造方法的流程图；
[0039]图2a是本发明实施例中衬底的结构示意图；
[0040]图2b是本发明实施例中衬底的结构俯视图；
[0041]图3是本发明实施例中在衬底上悬置的纳米线表面形成第一绝缘层后的示意图；
[0042]图4是本发明实施例中在衬底上形成伪栅材料后的示意图；
[0043]图5a是本发明实施例中形成伪栅结构和伪栅结构全包围的沟道区后的示意图；
[0044]图5b是图5a所示结构的剖面图；
[0045]图6是本发明实施例中在伪栅的两侧表面形成第一氧化层后的示意图；
[0046]图7是本发明实施例中形成源区和漏区后的示意图；
[0047]图8是本发明另一个实施例中同时在沟道区两侧形成第二氧化层后的示意图；
[0048]图9是本发明另一个实施例中去除部分第一氧化层和全部第二氧化层后的示意图；
[0049]图10是本发明另一个实施例中形成硅化物后的示意图；
[0050]图11是本发明再一个实施例纳米线器件的制造方法的流程图；
[0051]图12是本发明另一个实施例中形成氮化硅层后的示意图；
[0052]图13是本发明另一个实施例中进行化学机械抛光露出伪栅后的示意图；
[0053]图14是本发明另一个实施例中形成沟槽后的示意图；
[0054]图15是本发明再一个实施例中形成栅极结构后的示意图；
[0055]图16是本发明再一个实施例中形成栅极结构后的示意图；
[0056]图17是本发明实施例形成的纳米线器件的结构示意图。
【具体实施方式】
[0057]现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
[0058]此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制。
[0059]以下对示例性实施例的描述仅仅是说明性的，决不作为对本发明及其