3-图8中示出的3DIC的构造的示例性工艺的流程图；以及
[0026]图10是示例性的基于处理器的系统的框图，该基于处理器的系统可以包括图8的屏蔽的3DIC。
【具体实施方式】
[0027]现在参照附图，描述了本公开内容的几个示例性实施例。本文使用词语“示例性”以表示“充当示例、实例或者说明”。本文所描述的作为“示例性”的任何实施例并不必被解释为比其它实施例优选或有利。
[0028]在详细描述中所公开的实施例包括具有石墨烯屏蔽体的三维(3-D)集成电路(3DIC)。还公开了相关部件和方法。在本文所公开的某些实施例中，在3DIC的两个相邻层级之间设置至少一层石墨烯层。石墨烯层是由纯炭制成的，具有原子以规则六边形图案排列的至少一个原子厚度的片状层。石墨烯层可以被设置在3DIC中任意数量的相邻层级之间。在示例性实施例中，石墨烯层提供了在3DIC中的相邻层级或者层之间的电磁干扰(EMI)屏蔽，以便减少在层级之间的串扰。在3DIC中相邻层级中的部件之间的串扰会负面影响3DIC的性能。在其它示例性实施例中，石墨烯层可以被设置在3DIC中，以便提供指导热量朝向3DIC的周边区域，并向3DIC的周边区域散热的散热器。在一些实施例中，石墨烯层被配置为提供EMI屏蔽和热屏蔽两者。
[0029]在对包括热屏蔽体和EMI屏蔽体的经屏蔽的3DIC的实施例进行讨论之前，参照图1A-图1D和图2提供了在三维集成电路的组装中所使用的传统工艺的简要回顾。下面参照图3开始对具有热屏蔽体和EMI屏蔽体的三维集成电路的示例性实施例的讨论。
[0030]就这点而言，图1A示出了用于创建三维集成电路(3DIC)的传统工艺的第一步骤。具体地，提供了具有诸如硅(Si)衬底之类的衬底12的受主晶圆10。衬底12可以被称为衬底单元。如所公知的，在衬底12上生长第一层级电子部件(一般标识为14)。在电子部件14上生长氧化层16。同时准备施主晶圆18。施主晶圆18可以被称为施主单兀。施主晶圆18还可以是硅材料。施主晶圆18使用离子进行注入，以形成离子化区域22，其有效地将处理部分20与施主部分24分隔开。传统的注入工艺允许创建局部化的高浓度区域(有时称为Delta注入区)。在示例性工艺中，离子是氢离子。在施主部分24上生长氧化层26。
[0031]参照图1B，将施主晶圆18堆叠在受主晶圆10的顶部，以使得氧化层16与氧化层26接触。氧化层16、26可以称为用于接合的单元。氧化层16、26进行接合，并且通过相对低温度的工艺(例如，在大约250°C与350°C之间)进行退火。如在图1C中所示出的，在退火之后，将施主晶圆18从受主晶圆10解理。如公知的，氧化层26、施主部分24和离子化区域22的解理部分22A保持附接于受主晶圆10，并且，离子化区域22的剩余部分22B保持在施主晶圆18的处理部分20上。
[0032]在解理之后，参照图1D，在施主部分24上生长另外的电子部件28(例如晶体管)，以便形成第二层级电子部件30。可以通过重复该工艺来创建除了第二层级电子部件30以外的附加层级电子部件(未示出)，以创建多级3DIC或多层级3DIC。
[0033]采用图1A-图1D提供了对示例性传统离子切割工艺50的视觉描绘，该传统离子切割工艺50进一步在图2中以流程图形式呈现。传统离子切割工艺50从准备受主晶圆10(框52)开始。准备受主晶圆10涉及准备衬底12，并且可以涉及掺杂、固化、切割或者如公知的其它技术。一旦准备好，在受主晶圆10上生长第一层级电子部件14(框54)。一旦生长了电子部件14，在受主晶圆10上生长氧化层16 (框56，也参见图1A)。
[0034]继续参照图2，同时地或相继地将离子注入施主晶圆18中，以形成离子化区域22 (框58，也参见图1A)。如上面所指出的，在示例性实施例中，离子是氢离子。同样在施主晶圆18上生长氧化层26。将施主晶圆18设置在受主晶圆10上(框60，也参见图1B)。对施主晶圆18进行退火(通常在大约250到350°C的温度范围)(框62)，融合氧化层16、26。退火发生直至发生离子化区域22的裂开为止，这使得施主部分24和解理部分22A能够从施主晶圆18转移到受主晶圆10。这种转移被称为对施主晶圆18进行解理(框64，也参见图1C)。在示例性方法中，施主部分24大约是1.3μπι厚。在转移之后，可以在施主部分24上生长第二层级电子部件30 (框66，也见图1D)。
[0035]在诸如图2中示出的、产生3DIC 26的传统工艺中，随着在电子部件层级14、24内的电子部件消耗功率，热量可以在3DIC内积累。同样地，在第一层级电子部件14内的电子部件可以与第二层级电子部件24内的电子部件具有串扰，并且反之亦然。随着电子部件层级数量的增加，加剧了热量和串扰问题。散热失败通过改变3DIC中材料的传导性来负面影响3DIC，并且如果热量太大，则材料可能以毁坏3DIC的这种方式融化并回流。同样地，虽然串扰不可能破坏器件，但其使得旨在用于操作第一器件的信号出现在第二器件中，使得第二器件以不期望的方式工作。替代地，这种串扰可能超越相关法律和规定(例如，联邦通信委员会(FCC)对设备可以发射的EMI辐射量施加限制)。不能遵守这样的法律和规定可能意味着设备不能在某些管辖范围或市场中销售(例如，不能遵守FCC规定意味着设备可能不能在美国工作)。本公开内容通过提供在电子部件层级之间的EMI屏蔽体来解决这些问题。在示例性实施例中，EMI屏蔽体是石墨烯层。如上面所提到的，石墨烯层是由纯碳制成的、具有原子以规则六边形图案排列的至少一个原子厚度的片状层。石墨烯的导热性是铜的十倍，并且电子迀移率是硅的一百倍，由此作为热屏蔽体和减少串扰的EMI屏蔽体两者。
[0036]就这点而言，图3示出了具有衬底32的构造中的3DIC 30。在示例性实施例中，衬底32可以是硅。已经使用传统工艺在衬底32上创建了第一层级电子部件34。氧化层36可以包封第一层级电子部件34或者位于第一层级电子部件34的顶部。使用聚甲基丙烯酸甲酯(PMMA)保持衬底40来将石墨烯层38应用到氧化层36。使用这样的PMMA保持衬底40来转移石墨烯在本领域中是公知的。在示例性实施例中，石墨烯层38由单个原子厚度的石墨烯层形成。在另一个示例性实施例中，石墨烯层由大于一个原子厚度的石墨烯层(即，双层)形成。应当指出，为了使石墨烯层38成为有效的EMI屏蔽体，石墨烯层38不与第一层级电子部件34内的任何部件电连接。也就是说，将石墨烯层38与第一层级电子部件34内的部件电隔离。
[0037]如在图4中所示出的，PMMA保持衬底40被移除，并且石墨烯层38被蚀刻成包括一个或多个孔隙42的图案。在示例性实施例中，孔隙42邻近构造中的3DIC 30的边缘44。在另一个示例性实施例中，孔隙42与构造中的3DIC 30的边缘44是内部有间隔的。在示例性实施例中，如所期望的，蚀刻可以通过任何传统技术来执行。在另一个示例性实施例中，孔隙42通过除了蚀刻以外的某些工艺来制作。
[0038]参照图5，在石墨烯层38上方生长氧化层46，并且氧化层46用于通过离子切割工艺接合到另一硅层48。如在2013年2月12日提交的、名称为“1N REDUCED, 1N CUT-FORMEDTHREE-DIMENS1NAL(3D)INTEGRATED CIRCUITS (IC)(3DICS), AND RELATED METHODS ANDSYSTEMS”，序列号为13/765，080的美国专利申请中所描述的，硅层48的顶部50可以经受化学机械抛光和氧化工艺以移除过量的离子。如所期望的，可以