元阵列500每行中的存储器单 元的字线驱动器电路503、控制选择的存储器单元中的数据写入和擦除的数据线驱动器电 路504、以及控制该读取电路502、字线驱动器电路503和数据线驱动器电路504的操作的 控制电路505。此外，该字线驱动器电路503包括字线解码器506。另外，该数据线驱动器 电路504包括数据线解码器508和数据线选择器509。
[0159] 注意，只要根据本发明的一个实施例的存储器装置至少包括单元阵列500就是可 接受的。单元阵列和其中驱动器电路的部分或全部连接到单元阵列的存储器模块也归类成 根据本发明的一个实施例的存储器装置。该存储器模块可提供有可以安装在印刷布线板等 上的连接端子，并且可用树脂等保护，即，可以被封装。
[0160] 此外，上文的驱动器电路501的全部或部分可在与单元阵列500相同的衬底或与 单元阵列500不同的衬底之上形成。在驱动器电路501的全部或部分提供在与单元阵列500 不同的衬底之上的情况下，驱动器电路501的全部或部分可以通过FPC(柔性印刷电路）等 连接到单元阵列500。在该情况下，驱动器电路501的部分可通过COF(膜上芯片）法连接到 FPC。此外，驱动器电路501的全部或部分可通过COG(玻璃上芯片）连接到单元阵列500。
[0161] 当单元阵列500和驱动器电路501在一个衬底之上形成时，连接到存储器装置的 外部电路的部件的数量减少；因此，可以通过组装步骤和检查步骤的数量中的减少而实现 成本减少。此外，接触点的数量可以在存储器装置和外部电路彼此连接的连接部分中减少； 从而，可以防止产量的减小，并且可以防止由于连接部分的机械脆弱性引起的可靠性的降 低。备选地，仅驱动频率低于其他电路的相对低的频率的电路（例如字线驱动器电路503、 数据线选择器509等）可以在与单元阵列500相同的衬底之上形成。从而，当驱动器电路 501的部分提供在与提供有单元阵列500相同的衬底之上时，可以在某种程度上享有下列 优势：例如可以避免由连接缺陷引起的产量中的减少，可以避免连接部分中的机械脆弱性， 并且可以通过组装步骤和检查步骤的数量中的减少而降低成本。此外，与单元阵列500和 驱动器电路501的全部在一个衬底之上形成的情况相比可以增强具有高驱动频率的电路 的性能性质。
[0162] 当具有地址（Ax，Ay)作为数据的信号AD输入到存储器装置时，控制电路505将作 为与地址中的列方向有关的数据的地址Ax以及作为与地址中的行方向有关的数据的地址 Ay分别传送到数据线驱动器电路504和字线驱动器电路503。另外，控制电路505将包括 输入到存储器装置的数据的信号DATA传送到数据线驱动器电路504。
[0163] 数据是写入、读取还是擦除由供应给控制电路505的信号RE(读取使能）、WE(写 入使能）、EE(擦除使能）等确定。注意当多个单元阵列500提供在存储器装置中时，用于 选择单元阵列的信号CE (芯片使能）可输入到控制电路505。
[0164] 当数据写入的操作由信号WE选择时，具有脉冲的信号由包括在字线驱动器电路 503中的字线解码器506响应于来自控制电路505的指令而输入到对应于地址Ay的写入字 线WL。另一方面，当数据写入的操作由信号WE选择时，数据线解码器508响应于来自控制 电路505的指令供应用于控制数据线选择器509的操作的信号到数据线驱动器电路504中 的数据线选择器509。在数据线选择器509中，具有数据的信号DATA根据来自数据线解码 器508的信号采样并且该采样的信号输入到对应于地址Ax的输入数据线Din。
[0165] 当数据读取的操作由信号RE选择时，具有脉冲的信号由包括在字线驱动器电路 503中的字线解码器506响应于来自控制电路505的指令输入到对应于地址Ay的读取字线 RL。另一方面，当数据读取的操作由信号RE选择时，在读取电路502中，对应于地址Ax的 位线BL的电势响应于来自控制电路505的指令进行控制，使得310_1至310_3中对应于地 址Ax的晶体管的晶体管被导通。然后，存储在具有对应地址的存储器单元中的数据使用对 应于地址Ax的输出数据线Dout的电势而读取，并且生成具有该数据的信号。
[0166] 当数据擦除的操作由信号EE选择时，具有脉冲的信号从包括在字线驱动器电路 503中的字线解码器506响应于来自控制电路505的指令而输入到对应于地址Ay的写入字 线WL。另一方面，当数据擦除的操作由信号EE选择时，数据线解码器508响应于来自控制 电路505的指令供应用于控制数据线选择器509的操作的信号到数据线驱动器电路504中 的数据线选择器509。在数据线选择器509中，用于擦除数据的信号根据来自数据线解码器 508的信号而输入到对应于地址Ax的输入数据线Din。
[0167] 注意，尽管在图8中的存储器装置中，字线驱动器电路503控制信号到写入字线WL 的输入和信号到读取字线RL的输入，但是本发明不限于该结构。控制信号到写入字线WL 的输入的驱动器电路和控制信号到读取字线RL的输入的驱动器电路可提供在存储器装置 中。
[0168] 本实施例可以通过视情况与上文描述的实施例中的任何实施例组合而实现。
[0169] (实施例3) 给出沟道蚀刻底栅晶体管作为示例，并且将描述根据本发明的一个实施例的存储器装 置的制造方法。注意在实施例3中，氧化物半导体膜用作起存储器元件作用的晶体管和起 开关元件作用的晶体管两者中的有源层的情况给出作为示例来描述。
[0170] 如在图IOA中图示的，栅电极401和栅电极402在具有绝缘表面的衬底400之上 形成。
[0171] 尽管对于可以用作具有绝缘表面的衬底400的衬底没有特别限制，但是该衬底需 要具有高到足够耐受至少要在后面的步骤中进行的热处理。例如，可以使用通过玻璃熔合 工艺或浮法工艺形成的玻璃衬底。在使用玻璃衬底并且要在后面的步骤中进行热处理的温 度高的情况下，优选使用应变点在730°C或更高的玻璃衬底。作为玻璃衬底，例如，使用例 如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃等玻璃材料。注意一般来说，通过包含 比氧化硼更大量的氧化钡（BaO)，可以获得耐热并且更实用的玻璃衬底。因此，优选使用以 BaO的量大于B2O3的量的方式包含BaO和B 203的玻璃衬底。
[0172] 注意作为上文的玻璃衬底，可使用用例如陶瓷衬底、石英衬底或蓝宝石衬底等绝 缘体形成的衬底。备选地，可使用结晶玻璃等。可使用表面提供有绝缘层的不锈合金等的 金属衬底。
[0173] 此外，用例如塑料等柔性合成树脂形成的衬底一般趋于具有低的温度上限，但是 可以用作衬底400只要该衬底可以耐受后面的制造步骤中的处理温度即可。塑料衬底的 示例包括以聚对苯二甲酸乙二酯（PET)、聚醚砜（PES)、聚萘二甲酸乙二酯（PEN)、聚碳酸酯 (PC)、聚醚醚酮（PEEK)、聚砜（PSF)、聚醚酰亚胺（PEI)、多芳基化合物（PAR)、聚对苯二甲酸 丁二酯（PBT)、聚酰亚胺、丙烯腈二乙烯丁二烯树脂、聚氯乙稀、聚丙稀、聚乙酸乙烯酯、丙烯 酸树脂等为代表的聚酯。
[0174] 充当基底膜的绝缘膜可在衬底400和栅电极401与栅电极402之间形成。作为 该基底膜，例如可以使用单层氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氮化铝膜或氮 氧化铝膜或多个这些膜的叠层。特别地，例如氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝 膜的具有高阻挡性质的绝缘膜用于该基底膜，使得可以防止气氛中的杂质（例如水分或氢 等）或包括在衬底400中的杂质（例如碱金属或重金属等）进入氧化物半导体膜、栅极绝 缘膜或在氧化物半导体膜和另一个绝缘膜之间的界面处及其附近。
[0175] 在本说明书中，氧氮化物指包括比氮更多的氧的物质，并且氮氧化物指包括比氧 更多的氮的物质。
[0176] 栅电极401和402可以用使用导电膜中的一个或多个的单层或叠层形成，这些导 电膜使用例如钼、钛、铬、钽、钨、钕或钪等金属材料或包括这些金属材料中的任何材料作为 主成分的合金材料或这些金属的氮化物。注意如果铝或铜可以耐受在后面的步骤中进行的 热处理的温度，则铝或铜也可以用作这样的金属材料。铝或铜优选与耐火金属材料组合以 便防止低耐热性的问题和腐蚀的问题。作为耐火金属材料，可以使用钼、钛、铬、钽、钨、钕、 锐等。
[0177] 例如，作为栅电极401和402的双层结构，下列结构是优选的：其中钼膜层叠在铝 膜之上的双层结构，其中钼膜层叠在铜膜之上的双层结构，其中氮化钛膜或氮化钽膜层叠 在铜膜之上的双层结构，以及其中层叠氮化钛膜和钼膜的双层结构。作为栅电极401和402 的三层结构，下列结构是优选的：其中铝膜、铝和硅的合金膜、铝和钛的合金膜或铝和钕的 合金膜用作中间层并且夹在从钨膜、氮化钨膜、氮化钛膜或钛膜选择的用作顶层和底层的 两个膜之间的层叠结构。
[0178] 此外，当例如氧化铟膜、氧化铟和氧化锡的合金膜、氧化铟和氧化锌的合金膜、氧 化锌膜、氧化锌铝膜、氧氮化锌铝膜、氧化锌镓膜等透光氧化物导电膜用作栅电极401和 402时，可以提高像素部分的孔径比。
[0179] 概电极401和402的厚度各自是IOnm至400nm，优选为IOOnm至200nm。在实施 例3中，在栅电极的导电膜通过使用钨靶溅射形成具有150nm的厚度后，导电膜通过蚀刻而 处理（图案化）成期望的形状，由此形成栅电极401和402。注意因为提高了与在其之上形 成的栅极绝缘层的覆盖，所以优选形成的栅电极的端部为锥形。注意，抗蚀剂掩模可通过喷 墨法形成。抗蚀剂掩模通过喷墨法的形成不需要光掩模；从而，可以减少制造成本。
[0180] 接着，栅极绝缘膜403在栅电极401和402之上形成。栅极绝缘膜403通过等离 子体CVD、溅射等而形成具有氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化 铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜或氧化钽膜的单层结构或叠层结构。优选栅极绝 缘膜403尽可能少地包括例如水分或氢等杂质。在通过溅射形成氧化硅膜的情况下，硅靶 或石英靶用作靶，并且氧气或氧气和氩气的混合气体用作溅射气体。
[0181] 通过去除杂质使其成为本征氧化物半导体或大致上本征氧化物半导体（高度纯 化的氧化物半导体）的氧化物半导体对于界面态和界面电荷极敏感；因此，高度纯化的氧 化物半导体和栅极绝缘膜403之间的界面是重要的。因此，与高度纯化的氧化物半导体接 触的栅极绝缘膜（GI)需要具有更高的质量。
[0182] 例如，因为可以形成具有高耐受电压的致密高质量绝缘膜，所以优选使用微波 (2.45GHz)高密度等离子体CVD。这是因为当高度纯化的氧化物半导体与高质量栅极绝缘 膜紧密接触时，可以减少界面态并且界面性质可以是有利的。
[0183] 不用说，可以应用例如溅射或等离子体CVD等其他膜形成方法，只要高质量绝缘 膜可以作为栅极绝缘膜形成即可。此外，通过在绝缘膜形成后进行的热处理形成其与氧化 物半导体的界面的质量和特性提高的绝缘膜是可能的。在任何情况下，形成作为栅极绝缘 膜具有有利的膜质量并且可以减少与氧化物半导体的界面态密度来形成有利的界面的绝 缘膜。
[0184] 栅极绝缘膜403可以形成来具有其中层叠了使用具有高阻挡性质的材料形成的 绝缘膜和例如氧化硅膜或氧氮化硅膜等具有较低氮比例的绝缘膜的结构。在该情况下，例 如氧化硅膜或氧氮化硅膜等的绝缘膜在具有高阻挡性质的绝缘膜和氧化物半导体膜之间 形成。作为具有高阻挡性质的绝缘膜，例如可以给出氮化硅膜、氮氧化硅膜、氮化铝膜或氮 氧化铝膜等。利用具有高阻挡性质的绝缘膜，可以防止气氛中的杂质（例如水分或氢等） 或包括在衬底400中的杂质（例如碱金属或重金属等）进入氧化物半导体膜、栅极绝缘膜 403或在氧化物半导体膜和另一个绝缘膜之间的界面处及其附近。另外，形成例如氧化硅膜 或氧氮化硅膜等具有较低氮比例的绝缘膜以便与氧化物半导体膜接触，使得可以防止具有 高阻挡性质的绝缘膜与氧化物半导体膜直接接触。
[0185] 例如，具有50nm至200nm(含）的厚度的氮化娃膜（SiNy(y>0))通过派射形成为 第一栅极绝缘膜，并且具有5nm至300nm(包括在内）的厚度的氧化硅膜（Si0 x(x>0))层叠 在该第一栅极绝缘膜之上作为第二栅极绝缘膜；从而，这些膜可用作IOOnm厚的栅极绝缘 膜403。栅极绝缘膜403的厚度可根据晶体管需要的特性视情况确定并且可近似是350nm 至 400nm。
[0186] 在实施例3中，形成具有通过派射形成的具有IOOnm厚度的氧化娃膜层叠在通过 溅射形成的具有50nm厚度的氮化硅膜之上的结构的栅极绝缘膜403。
[0187] 为了在栅极绝缘膜403中尽可能少地包含氢、羟基和水分，优选在其之上形成 有栅电极401和402的衬底400在溅射设备的预热室中预热而作为膜形成的预处理，使 得例如吸收在衬底400上的水分或氢等杂质被消除和去除。注意预热的温度是KKTC至 400°C (含），优选为150°C至300°C (含）。作为提供在预热室中的排空单元，优选低温栗。 注意该预热处理可以省略。
[0188] 接着，在栅极绝缘膜403之上，氧化物半导体膜404形成为具有2nm至200nm (含）、 优选为3nm至50nm (含）、更优选为3nm至20nm (含）的厚度。氧化物半导体膜404通过使 用氧化物半导体作为靶而溅射形成。此外，氧化物半导体膜404可以通过在稀有气体（例 如，氩）气氛、氧气氛或包括稀有气体（例如，氩）和氧的混合气氛中溅射形成。
[0189] 注意在氧化物半导体膜404通过溅射形成之前，优选通过引入氩气并且产生等离 子体的反溅射去除在栅极绝缘膜403的表面上的尘埃。该反溅射指其中不向靶侧施加电 压，RF电源用于在氩气氛中向衬底侧施加电压来将表面改性的方法。注意可使用氮气氛、 氦气氛等代替氩气氛。备选地，可使用向其添加氧、氧化氮等的氩气氛。备选地，可使用向 其添加氯、四氟化碳等的氩气氛。
[0190] 对于氧化物半导体膜404,可以使用如上文描述的那样的氧化物半导体。
[0191] 在实施例3中，作为氧化物半导体膜404,使用具有30nm厚度的In-Ga-Zn-O基非 单晶膜，其通过使用包括铟（In)、镓（Ga)和锌（Zn)的氧化物半导体靶的溅射方法获得。在 使用溅射的情况下，包含2wt%至10wt% (含）的SiO2的靶可用于膜形成。包括In、Ga和 Zn的氧化物半导体靶的填充率是90%至100% (含），优选为95%至99. 9% (含）。通过 使用具有高填充率的氧化物半导体靶，形成致密的氧化物半导体膜。
[0192] 氧化物半导体膜404采用衬底保持在维持于降压的处理室中，已从其去除氢和水 分的溅射气体引入处理室并且去除其中剩余的水分，并且金属氧化物用作靶这样的方式 在衬底400之上形成。在膜形成中衬底温度可为KKTC至600°C (含），优选为200°C至 400°C (含）。进行膜形成并且加热衬底，由此可以减少包含在形成的氧化物半导体层中的 杂质的浓度。另外，可以减少由溅射引起的损伤。为了去除处理室中剩余的水分，优选使用 捕集真空栗。例如，优选使用低温栗、离子栗或钛升华栗。排空单元可为提供有冷阱的涡 轮栗。在用低温栗排空的沉积室中，例如去除氢原子、例如水（H 2O)等包含氢原子的化合物 (更优选为，以及包含碳原子的化合物）等，由此可以减少在沉积室中形成的氧化物半导体 膜中的杂质的浓度。
[0193] 作为沉积条件的一个示例，衬底和靶之间的距离是100mm，压强是0. 6Pa，直流 (DC)电源是0.5kW，并且气氛是氧气氛（氧流率的比例是100%)。注意因为可以减少也称 为颗粒并且在膜形成中产生的尘埃并且膜厚可以是均匀的，所以优选脉冲直流（DC)电源。 氧化物半导体膜优选为具有5nm至30nm(含）的厚度。因为适当的厚度取决于使用的氧化 物半导体材料，所以厚度可以根据材料而视情况确定。
[0194] 为了使氧化物半导体膜404尽可能不包含例如氢、羟基团或水分等杂质，优选在 膜形成之前将提供有栅极绝缘膜403的衬底400在溅射设备的预热室中预热，使得例如吸 收在衬底400上的水分或氢等杂质被消除和去除。注意预热温度是IOO tC至400°C (含）， 优选为150°C至300°C (含）。作为提供在预热室中的排空单元，优选低温栗。注意该预热 处理可以省略。另外，在形成绝缘膜411之前，预热可相似地对其上形成有源电极407、漏电 极408、源电极409和漏电极410的衬底400进行。
[0195] 溅射的示例包括RF溅射法（其中高频电源用于溅射电源）、DC溅射法和脉冲DC 溅射法（其中采用脉冲方式施加偏压）。RF溅射法主要在形成绝缘膜的情况下使用，并且 DC溅射法主要在形成金属膜的情况下使用。
[0196] 另外，还存在多源溅射设备，其中可以设置多个不同材料的靶。利用该多源溅射设 备，不同材料的膜可以形成为在相同室中层叠，或者多种材料的膜可以通过在相同室中同 时放电而形成。
[0197] 备选地，可以使用在室内提供有磁系统并且用于磁控溅射的溅射设备，或用于ECR 溅射（其中使用通过使用微波产生的等离子体而不使用辉光放电）的溅射设备。
[0198] 此外，作为使用溅射的沉积法，可以是使用靶物质和溅射气体成分通过其在膜形 成期间彼此化学反应来形成它们的薄化合物膜的反应溅射，或在膜形成期间也施加电压于 衬底的偏置溅射。
[0199] 栅极绝缘膜403和氧化物半导体膜404可连续形成而不暴露于空气。连续的膜形 成而不暴露于空气使获得叠层之间没有被气氛成分或在空气中浮动的杂质元素（例如水、 碳氢化合物等）污染的每个界面成为可能。因此，可以减少晶体管的特性中的变化。
[0200] 接着，如在图IOB中图示的，氧化物半导体膜404通过蚀刻等处理（图案化）成期 望的形状，由此岛状氧化物半导体膜405和406在这些岛状氧化物半导体膜405和406与 栅电极401和402重叠的位置中在栅极绝缘膜403之上形成。
[0201] 用于形成岛状氧化物半导体膜405和406的抗蚀剂掩模可通过喷墨法形成。抗蚀 剂掩模通过喷墨法的形成不需要光掩模；从而，可以减少制造成本。
[0202] 在接触孔形成于栅极绝缘膜403中的情况下，形成该接触孔的步骤可以在岛状氧 化物半导体膜405和406的形成时进行。
[0203] 注意用于形成岛状氧化物半导体膜405和406的蚀刻可为湿法蚀刻、干法蚀刻、或 干法蚀刻和湿法蚀刻两者。作为用于干法蚀刻的蚀刻气体，可以使用包含氯的气体（例如 氯（Cl 2)、氯化硼（BCl3)、氯化硅（SiCl4)或四氯化碳（CCl4)等氯基气体）。备选地，可以使 用包含氟的气体（例如四氟化碳（CF 4)、六氟化硫（SF6)、三氟化氮（NF3)或三氟甲烷（CHF3) 等氟基气体）；溴化氢（HBr);氧（O 2);添加例如氦（He)或氩（Ar)等稀有气体的这些气体 中的任何气体等。
[0204] 作为干法蚀刻，可以使用平行板RIE (反应离子蚀刻）或ICP (感应耦合等离子体） 蚀刻。为了将膜蚀刻成期望的形状，视情况调整蚀刻条件（施加于线圈状电极的电功率量、 施加于衬底侧上的电极的电功率量、该衬底侧上的该电极的温度等）。
[0205] 作为用于湿法蚀刻的蚀刻剂，可以使用磷酸、乙酸和硝酸等的混合溶液。备选地， 可使用IT0-07N(由Kanto Chemical Co.，Inc.制造）。在湿法蚀刻之后蚀刻剂通过清洗 与蚀刻的材料一起去除。包括蚀刻剂和蚀刻掉的材料的的废液可被纯化并且材料可重复使 用。当蚀刻和重复使用后从废液中收集例如包括在氧化物半导体膜中的铟等材料时，可以 有效使用资源并且可以减少成本。
[0206] 注意优选反溅射在导电膜在随后的步骤中形成之前进行，使得附着到岛状氧化物 半导体膜405、岛状氧化物半导体膜406和栅极绝缘膜403的表面的抗蚀剂残余物等被去 除。
[0207] 然后，在氮气氛、氧气氛、超干空气（其中水含量小于或等于20ppm，优选为小于或 等于lppm，并且更优选为小于或等于IOppb的空气）的气氛或稀有气体（例如，氩和氦） 气氛中对氧化物半导体膜405和406进行热处理。对氧化物半导体膜405和406进行的热 处理可以消除氧化物半导体膜405和406中的水分或氢。具体地，热处理器可在350°C至 850°C (或玻璃衬底的应变点）（含）、优选为550°C至750°C (含）进行。例如，热处理可在 600°C进行近似三分钟至六分钟（含）。因为脱水或脱氢可以用RTA法在短时间中进行，所 以热处理甚至可以在高于玻璃衬底的应变点的温度进行。备选地，热处理可在衬底温度近 似450°C的状态下进行近似一小时。
[0208] 在实施例3中，热处理用作为热处理设备之一的电炉在氮气氛中在衬底温度近似 600°C的状态下对氧化物半导体膜405和406进行六分钟。在热处理后，氧化物半导体膜 405和406没有暴露于空气以便防止水分或氢的再进入。
[0209] 注意热处理设备不限于电炉，并且可包括用于通过来自例如电阻加热元件等加热 元件的热传导或热辐射加热