要处理的对象的装置。例如，可以使用例如GRTA(气体快速热 退火）设备或LRTA (灯快速热退火）设备等RTA (快速热退火）设备。LRTA设备是用于通过 来自例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等灯发射的光（电 磁波）的辐射来加热要处理的对象的设备。GRTA设备是用于使用高温气体的热处理的设 备。作为该气体，使用例如氮等通过热处理不与要处理的对象反应的惰性气体或例如氩等 稀有气体。
[0210] 例如，热处理可以采用GRTA，其中衬底移入在650°C至700°C的高温加热的惰性气 体中，并且在那里加热若干分钟，然后衬底从该惰性气体移出。利用GRTA，可以达到短时间 段的高温热处理。
[0211] 注意优选在热处理中，水分、氢等不包含在氮或例如氦、氙或氩等稀有气体中。优 选引入热处理设备的氮或例如氦、氙或氩等稀有气体的纯度是6N(99. 9999% )或更高、优 选为7N (99. 99999% )或更高（即，杂质浓度是Ippm或更低、优选为0.1 ppm或更低）。
[0212] 此外，当包含例如水分或氢等杂质的氧化物半导体在温度是85°C并且施加于栅极 的电压是2xl0 6V/cm的条件下受到栅极偏压温度应力测试（BT测试）12小时，氧化物半导 体的杂质和主成分之间的键由高电场（B :偏压）和高温度（T :温度）断开，并且产生的悬空 键引起阈值电压（Vth)的漂移。然而，如上文描述的，改进栅极绝缘膜和氧化物半导体膜之 间的界面中的特性，并且尽可能多地去除氧化物半导体膜中的杂质（尤其是水分、氢等）， 使得可以获得耐受BT测试的晶体管。
[0213] 通过上文描述的步骤，可以减少氧化物半导体膜中氢的浓度并且氧化物半导体膜 高度纯化。从而，可以使氧化物半导体膜稳定。另外，在低于或等于玻璃转变温度的温度的 热处理使形成具有宽带隙（其中载流子密度极低）的氧化物半导体膜成为可能。从而，晶 体管可以使用大面积的衬底制造；从而，可以提高大规模生产率。另外，通过使用其中氢浓 度减少的高度纯化的氧化物半导体膜，制造具有高耐受电压、减小的短沟道效应和高导通 截止比的晶体管是可能的。
[0214] 注意当加热氧化物半导体膜时，平面状晶体在上表面中形成，尽管它取决于氧化 物半导体膜的材料和加热条件。该平面状晶体优选为单晶，其在垂直于氧化物半导体膜的 表面的方向上c轴对准。此外，优选使用其中a-b平面在沟道形成区域中彼此对应的多晶， 或其中a轴或b轴在沟道形成区域中彼此对应，并且c轴取向大致上垂直于氧化物半导体 膜的表面的方向的多晶。注意当氧化物半导体膜的基底表面不平坦时，平面状晶体是多晶。
[0215] 然后，如图IOC中图示的，要成为源电极和漏电极的导电膜（包括在与该源电极和 漏电极相同的层中形成的布线）在栅极绝缘膜403、氧化物半导体膜405和氧化物半导体膜 406之上形成，并且然后将该导电膜图案化。从而，源电极407和漏电极408在氧化物半导 体膜405之上形成，并且源电极409和漏电极410在氧化物半导体膜406之上形成。该导 电膜可通过溅射或真空蒸发法形成。作为要成为源电极和漏电极的导电膜（包括在与该源 电极和漏电极相同的层中形成的布线）的材料，存在从41、0、(：11、1 &、11、1〇和1中选择的 元素；包括这些元素中的任何元素作为成分的合金；组合包括这些元素中的任何元素的合 金膜等。另外，可使用其中例如Cr、Ta、Ti、Mo或W等耐火金属的膜层叠在Al、Cu等的金属 膜的下侧或上侧的结构。此外，可使用向其添加防止在Al膜中产生小丘或晶须的元素（例 如Si、Ti、Ta、W、Mo、Cr、Nd、Sc或Y等）的Al材料，其导致耐热性提高。
[0216] 此外，导电膜可具有单层结构或两层或更多层的层叠结构。例如，可以给出包括硅 的铝膜的单层结构、钛膜层叠在铝膜之上的双层结构、钛膜、铝膜和钛膜按该顺序层叠的三 层结构等。
[0217] 备选地，要成为源电极和漏电极的导电膜（包括在与该源电极和漏电极相同的 层中形成的布线）可使用导电金属氧化物形成。作为导电金属氧化物，可以使用氧化铟 (In 2O3)、氧化锡（SnO2)、氧化锌（ZnO)、氧化铟和氧化锡的合金（In 2O3-SnO2，缩写成ΙΤ0)、氧 化铟和氧化锌的合金（In 2O3-ZnO)或向其添加硅或氧化硅的金属氧化物材料。
[0218] 在热处理在导电膜形成后进行的情况下，优选导电膜具有高到足够耐受该热处理 的耐热性。
[0219] 然后，抗蚀剂掩模在导电膜之上形成。源电极407、漏电极408、源电极409和漏电 极410通过选择性蚀刻而形成。之后，去除该抗蚀剂掩模。
[0220] 紫外线、KrF激光束或ArF激光束在光刻步骤中用于曝光以形成抗蚀剂掩模。要 在后面的步骤中形成的晶体管的每个沟道长度L由在氧化物半导体膜405和406之上彼此 邻近的源电极的下端和漏电极的下端之间的距离确定。在沟道长度L短于25nm并且进行 在光刻步骤中用于形成抗蚀剂掩模的曝光的情况下，使用具有几纳米到几十纳米的极短波 长的极紫外线。用极紫外的曝光导致高分辨率和大的焦深。从而，在后面的步骤中完成的 晶体管的沟道长度L可以是IOnm至1000 nm (含），并且可以增加电路的操作速度，并且此外 截止状态电流值极小，使得可以达到低功耗。
[0221 ] 注意视情况调整每个材料和蚀刻条件，使得氧化物半导体膜405和406尽可能多 地不在导电膜的蚀刻中被去除。
[0222] 在实施例3中，钛膜用作导电膜，并且通过使用包括氨和充氧水的溶液（氨过氧化 氢混合物）对导电膜进行湿法蚀刻，使得形成源电极407、漏电极408、源电极409和漏电极 410。作为包括氨过氧化氢混合物的溶液，具体地，使用其中充氧水（31wt%过氧化氢）、氨 水（28wt%铵）和水以5:2:2的体积比混合的溶液。备选地，干法蚀刻可使用含氯（Cl 2)、 氯化硼（BCl3)等的气体对导电膜进行。
[0223] 当源电极407、漏电极408、源电极409和漏电极410通过上文的图案化形成时，蚀 刻岛状氧化物半导体膜405中暴露部分中的一部分，使得有时形成槽（凹陷部分）。用于形 成源电极407、漏电极408、源电极409和漏电极410的抗蚀剂掩模可通过喷墨法形成。通 过喷墨法的抗蚀剂掩模的形成不需要光掩模；从而，可以减少制造成本。
[0224] 另外，为了减少光刻步骤的光掩模数和步骤数，蚀刻可通过使用抗蚀剂掩模进行， 该抗蚀剂掩模使用光透过其具有多个强度的多色调掩模形成。通过使用多色调掩模形成的 抗蚀剂掩模具有多个厚度，并且进一步可以通过蚀刻在形状上改变；因此，该抗蚀剂掩模可 以在用于处理成不同图案的多个蚀刻步骤中使用。因此，对应于至少两种或更多种不同图 案的抗蚀剂掩模可以由一个多色调掩模形成。从而，可以减少曝光掩模的数量，并且还可以 减少对应的光刻步骤的数量，由此可以实现工艺的简化。
[0225] 接着，进行等离子体处理，使用例如队0為或Ar等气体。通过该等离子体处理，去 除附着到氧化物半导体膜的暴露表面的水等。备选地，该等离子体处理也可使用氧和氩的 混合气体进行。
[0226] 注意在进行等离子体处理后，如在图IOD中图示的，形成绝缘膜411以便覆盖源 电极407、漏电极408、源电极409、漏电极410、氧化物半导体膜405、以及氧化物半导体膜 406。绝缘膜411优选为尽可能少地包括例如水分或氢等杂质，并且绝缘膜411可使用单 层绝缘膜或层叠的多个绝缘膜形成。当氢包括在绝缘膜411中时，发生氢进入氧化物半导 体膜或氧化物半导体膜中的氧由氢抽取，由此氧化物半导体膜的背沟道部分具有较低电阻 (η型导电性）；从而，可能形成寄生沟道。因此，优选采用其中不使用氢的膜形成方法以便 形成尽可能少地包含氢的绝缘膜411。具有高阻挡性质的材料优选用于绝缘膜411。例如， 作为具有高阻挡性质的绝缘膜，可以使用氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化氯膜等。 当使用层叠的多个绝缘膜时，具有比具有高阻挡性质的绝缘膜低的氮比例的绝缘膜（例如 氧化硅膜或氧氮化硅膜等）在接近氧化物半导体膜405和406的侧形成。然后，形成具有 高阻挡性质的绝缘膜以便与源电极407、漏电极408、源电极409、漏电极410、氧化物半导体 膜405、以及氧化物半导体膜406重叠，其中具有较低比例的氮的绝缘膜处于具有阻挡性质 的绝缘膜和源电极、漏电极与氧化物半导体膜之间。利用具有高阻挡性质的绝缘膜，可以防 止例如水分或氢等杂质进入氧化物半导体膜405和氧化物半导体膜406、栅极绝缘膜403、 或另一个绝缘膜和氧化物半导体膜405和406中的每个之间的界面及其附近。另外，形成 具有较低氮比例的绝缘膜（例如氧化硅膜或氧氮化硅膜等）以便与氧化物半导体膜405和 406接触，使得可以防止使用具有高阻挡性质的材料形成的绝缘膜与氧化物半导体膜405 和406直接接触。
[0227] 在实施例3中，形成具有其中通过溅射形成的具有IOOnm厚度的氮化硅膜层叠在 通过溅射形成的具有200nm厚度的氧化硅膜之上的结构的绝缘膜411。膜形成中的衬底温 度可处于室温至300°C (含）的范围中，并且在实施例3中是KKTC。
[0228] 注意热处理可在绝缘膜411形成后进行。该热处理在氮气氛、氧气氛、超干空气 (其中水含量小于或等于20ppm，优选为小于或等于lppm，并且更优选为小于或等于IOppb 的空气）气氛或稀有气体（例如，氩和氦）气氛中在优选为200°C至400°C (含）、例如250°C 至350°C (含）进行。在实施例3中，热处理在氮气氛中在250°C进行一小时。备选地，在 形成源电极407、漏电极408、源电极409、漏电极410之前，可进行如当氧化物半导体膜经受 热处理时那样作为在高温下并且短时间中进行的热处理的RTA工艺。在提供包括氧的绝缘 膜411以便与氧化物半导体膜405的暴露区域（其在源电极407和漏电极408之间形成） 接触后，或在提供包括氧的绝缘膜411以便与氧化物半导体膜406的暴露区域（其在源电 极409和漏电极410之间形成）接触后，进行热处理；因此，即使当在氧化物半导体膜上进 行热处理使在氧化物半导体膜405和406中发生氧缺乏时，氧也供应给氧化物半导体膜405 和氧化物半导体膜406。氧供应给氧化物半导体膜405和406与绝缘膜411接触的部分来 减少充当施主的氧缺乏，使得可以实现满足化学计量组分比的结构。其结果，可以使氧化物 半导体膜405和406是本征半导体膜或大致上本征的半导体膜。因此，可以改进晶体管的 电特性并且可以减少其电特性中的变化。对于该热处理的定时没有特别限制，只要它在绝 缘膜411形成后进行即可。当该热处理也充当另一个步骤中的热处理（例如树脂膜的形成 中的热处理或用于减少透明导电膜的电阻的热处理）时，氧化物半导体膜405和406可以 是本征（i型）或大致上本征的而不增加步骤的数量。
[0229] 图IlA图示图10的步骤完成后存储器装置的俯视图。注意沿图IlA中的虚线 Α1-Α2取的截面图对应于图10D。
[0230] 然后，接触孔412通过蚀刻等在绝缘膜411中形成来暴露漏电极408的部分。接 着，如在图IOE中图示的，在背栅电极413通过将形成于绝缘膜411之上的导电膜图案化而 形成以便与氧化物半导体膜406重叠后，形成绝缘膜414以便覆盖该背栅电极413。背栅电 极413在接触孔412中连接到漏电极408。背栅电极413可以使用与栅电极401和402或 源电极407、漏电极408、源电极409和漏电极410相似的材料和结构形成。
[0231] 背栅电极413的厚度设置为IOnm至400nm，优选为IOOnm至200nm。在实施例3 中，背栅电极413采用这样的方式形成，即：形成层叠有钛膜、铝膜和钛膜的导电膜，抗蚀剂 掩模通过光刻法等形成，并且不需要的部分通过蚀刻去除使得将该导电膜处理（图案化） 成期望的形状。
[0232] 绝缘膜414优选为使用具有高阻挡性质的材料形成，该材料可以防止气氛中的水 分、氢、氧等影响晶体管的特性。例如，绝缘膜414可以通过等离子体CVD、溅射等形成为具 有氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等的单层结构或叠层结构，作为具有高阻 挡性质的绝缘膜。为了获得阻挡性质的效果，绝缘膜414优选为形成具有例如15nm至400nm 的厚度。
[0233] 在实施例3中，绝缘膜通过等离子体CVD形成为300nm的厚度。该绝缘膜在下 列条件下形成：硅烷气体的流率是4sccm ;-氧化二氮的流率是800sccm ;并且衬底温度是 400。。。
[0234] 通过上文的步骤，形成起开关元件作用的晶体管420、起存储器元件作用的晶体管 421、以及电容器。图IlB图示在图IOE中图示的存储器单元的俯视图。图IOE对应于沿图 IlB中的虚线A1-A2取的截面图。
[0235] 晶体管420包括：在具有绝缘表面的衬底400之上形成的栅电极401、在栅电极 401之上的栅极绝缘膜403、与栅电极401重叠并且在栅极绝缘膜403之上的氧化物半导体 膜405,以及一对在氧化物半导体膜405之上形成的源电极407和漏电极408。晶体管420 可包括提供在氧化物半导体膜405之上的绝缘膜411作为它的部件。在图IOE中图示的晶 体管420具有沟道蚀刻结构，其中氧化物半导体膜405在源电极407和漏电极408之间部 分蚀刻。
[0236] 注意尽管晶体管420描述为单栅极晶体管，但是具有多个沟道形成区域的多栅极 晶体管可以通过具有彼此电连接的多个栅电极401视需要形成。
[0237] 此外，晶体管421包括：提供在具有绝缘表面的衬底400之上的栅电极402 ;在栅 电极402之上的栅极绝缘膜403 ;与栅电极402重叠并且在栅极绝缘膜403之上的氧化物半 导体膜406 ;-对提供在氧化物半导体膜406之上的源电极409和漏电极410 ;在氧化物半 导体膜406、源电极409和漏电极410之上形成的绝缘膜411 ;以及与氧化物半导体膜406 和栅电极402重叠并且在绝缘膜411之上的背栅电极413。可包括在背栅电极413之上形 成的绝缘膜414作为晶体管421的部件。在图IOE中图示的晶体管421具有沟道蚀刻结构， 其中氧化物半导体膜406在源电极409和漏电极410之间部分蚀刻。
[0238] 注意尽管晶体管421描述为单栅极晶体管，但是具有多个沟道形成区域的多栅极 晶体管可以通过具有彼此电连接的多个栅电极402视需要形成。
[0239] 电容器430在晶体管421的源电极409和晶体管421的背栅电极413彼此重叠 (其中在其间提供绝缘膜411)的区域中形成。
[0240] 包括在晶体管421中的栅电极402起第一电极的作用，其可以通过控制电极402 的电势来选择例如写入、读取、存储和擦除等存储器元件的操作。背栅电极413起第二电极 的作用，其可以控制用作存储器元件的晶体管421的阈值电压。注意尽管在实施例3中，起 存储器元件作用的晶体管421具有在氧化物半导体膜406形成前形成的作为第一电极的栅 电极402,以及在氧化物半导体膜406形成后形成的作为第二电极的背栅电极413的存储器 单元给出作为示例，但是本发明不限于该结构。例如，还可采用在氧化物半导体膜406形成 前形成的栅电极402起晶体管421中的第二电极作用并且在氧化物半导体膜406形成后形 成的背栅电极413起晶体管421中的第一电极作用的结构。注意在该情况下，栅电极402 代替背栅电极413连接到晶体管420的漏电极408。
[0241] 另外，在图IlB中，背栅电极413与整个氧化物半导体膜406重叠的情况作为示例 来图示，但是本发明不限于该结构。可采用任何结构，只要背栅电极413至少与包括在氧化 物半导体中的沟道形成区域的部分重叠即可。
[0242] 注意氧化物半导体的带隙、碳化娃的带隙和氮化镓的带隙分别是3. OeV至3. 5eV、 3. 26eV和3. 39eV :它们近似是硅的带隙的三倍宽。例如碳化硅和氮化镓等化合物半导体 与氧化物半导体的相同之处在于它们是宽隙半导体，其特性具有晶体管的耐受电压中的改 进、电功率损耗中的减少等优势。
[0243] 随后，如在实施例3中，将描述晶体管的特性如何受氧化物半导体膜通过尽可能 多地去除包含在氧化物半导体膜中的例如水分、氢等等杂质而高度纯化的影响。
[0244] 图12是包括氧化物半导体的反向交错晶体管的纵截面图。氧化物半导体膜（OS) 提供在栅电极（GE)之上，其中在其间有栅极绝缘膜（GI)，在其之上提供有源电极（S)和漏 电极（D)，并且提供绝缘膜以便覆盖该源电极（S)和该漏电极（D)。
[0245] 图13是沿图12中图示的截面A-A'的能带图（示意图）。在图13中，黑圈（·） 和白圈（〇）分别代表电子和空穴并且分别具有电荷_q和+q。利用施加于漏电极（D)的 正电压（V D>0)，虚线示出没有电压施加于栅电极（GE) (Vti= 0)的情况并且实线示出正电压 施加于栅电极（GE) (Vs>0)的情况。在电压没有施加于栅电极（GE)的情况下，因为高势皇， 所以载流子（电子）没有从源电极（S)注入到氧化物半导体膜（OS)侧，使得没有电流流动， 这意味着截止状态。相反，当正电压施加于栅电极（GE)时，势皇减小，使得电流流动，这意 味导通状态。
[0246] 图14A和14B是沿图12中图示的部分B-B'的能带图（示意图）。图14A图示正电 势（V e>0)施加于栅电极（GE)的状态以及载流子（电子）在源电极⑶和漏电极⑶之间 流动的导通状态。图14B图示负电势（VyO)施加于栅电极（GE)的状态以及截止状态（少 数载流子没有流动）。
[0247] 图15图示真空能级和金属的功函数（ΦΜ)之间与真空能级和氧化物半导体的电 子亲和性（X)之间的关系。
[0248] 在常温下，金属中的电子衰退并且费米能级位于导带中。另一方面，一般来说，常 规的氧化物半导体是η型半导体，并且其费米能级（Ef)位于更靠近导带（Ec)并且远离位 于带隙中心的本征费米能级（Ei)处。注意已知氧化物半导体中的氢的一部分是施主和成 为η型氧化物半导体的因素之一。此外，氧缺乏认为是产生η型氧化物半导体的原因之一。
[0249] 相反，根据本发明的一个实施例，从氧化物半导体去除氧缺乏并且去除作为η型 杂质的氢以便高度纯化，使得尽量不包括除了氧化物半导体的主成分外的杂质；因此，使氧 化物半导体极接近本征氧化物半导体。即，不通过添加杂质而通过尽可能多地去除氧缺乏 以及杂质（例如水分或氢等）来具有高纯度，使该氧化物半导体极接近本征半导体，使得获 得作为本征α型）半导体或大致上本征α型）半导体的氧化物半导体。利用上文的结构， 费米能级（Ef)可以大致上接近与本征费米能级（Ei)相同的能级，如由箭头指示的。
[0250] 在氧化物半导体的带隙（Eg)是3. 15V的情况下，电子亲和性（X )被说成4. 3eV。 包括在源电极和漏电极中的钛（Ti)的功函数大致上等于氧化物半导体的电子亲和性 (X )。在该情况下，在金属和氧化物半导体之间的界面处没有形成对电子的肖特基势皇。
[0251] 在该情况下，如在图14A中图示的，电子沿氧化物半导体的最低部分（其在能量上 是稳定的）在栅极绝缘膜和高度纯化的氧化物半导体之间的界面处移动。
[0252] 在图14B中，当负电势施加于栅电极（GE)时，作为少数载流子的空穴大致上是零； 因此，电流大致上接近零。
[0253] 然后，计算氧化物半导体中的本征载流子密度。In-Ga-Zn-O基氧化物半导体的带 隙是3. 05eV，并且基于该值计算本征载流子密度。已知电子在固体中的能量分布f (E)遵守 由以下公式代表的费米-狄拉克统计。
[0254] [公式 1] .>
. 在载流子密度不是非常高的正常半导体（其没有衰退）的情况下，满足以下关系表达 式。
[0255] [公式 2] E-Ef I > kT (2) 因此，公式1的费米-狄拉克分布由以下公式表达的波尔兹曼分布公式近似。
[0256] [公式 3]
当使用公式3计算半导体的本征载流子密度（Ii1)时，可以获得以下公式。
[0257] [公式 4]
然后，将硅和In-Ga-Zn-O基氧化物半导体的有效态密度（Ne和Nv)和带隙（Eg)的值 代入公式4,并且计算本征载流子密度。其结果在表格1中示出。
[0258] [表格 1]
发现In-Ga-Zn-O基氧化物半导体与Si相比具有极低的本征载流子密度。在选择 3. 05eV的值作为In-Ga-Zn-O基氧化物半导体的带隙的情况下，可以说Si的载流子密度近 似是In-Ga-Zn-O基氧化物半导体的IO 17倍大，假设费米-狄拉克分布定律可应用于本征载 流子密度。
[0259] 然后，将描述测量包括高度纯化的氧化物半导体膜的晶体管的截止状态电流的方 法及其结果。
[0260] 图18图示在测量中使用的测量电路的结构。图18中的测量电路包括具有高