]在步骤1110中，可将第二电介质212a沉积在第一电介质212及至少一个沟槽214的壁上的剩余牺牲膜222上方以便填充其之间的间隙。在步骤1112中，可移除(例如，抛光掉)第二电介质212a的一部分直到暴露牺牲膜222的顶部为止。在步骤1114中，可移除牺牲膜222，从而在第一电介质212与第二电介质212a的垂直部分之间留下至少两个窄沟道。在步骤1116中，可将导电材料218沉积到第一电介质及第二电介质的所述面上且沉积到所述至少两个窄沟道中。在步骤1118中，可移除导电材料218的在第一电介质212及第二电介质212a的所述面上的一部分直到仅在所述至少两个窄沟道中暴露剩余导电材料218a的顶部为止。在步骤1120中，可分离导电材料218a的一部分(例如，使其之间切断连接)以便形成可用于互连半导体裸片104中的有源装置(未展示)的独立栅栏导体1020。
[0043]参考图12，其描绘根据本发明的其它特定实例性实施例的用于在半导体裸片中形成导电线的多个次光刻图案的示意性工艺流程图。在步骤1102中，可将第一电介质212沉积在半导体衬底(裸片)210的一面上。在步骤1104中，可将至少一个沟槽214蚀刻到电介质212中。在步骤1106中，可在第一电介质212及至少一个沟槽214的壁及底部上将牺牲膜222沉积到所要厚度。在步骤1108中，可从第一电介质212的顶部及至少一个沟槽214的底部选择性地蚀刻牺牲膜222。在步骤1209中，可从至少一个沟槽的壁的部分移除牺牲膜。步骤1209可有效地消除图11中用于形成可用于互连半导体裸片104中的有源装置(未展示)的独立栅栏导体1020的步骤1120。
[0044]在步骤1110中，可将第二电介质212a沉积在第一电介质212及至少一个沟槽214的壁上的剩余牺牲膜222上方以便填充其之间的间隙。在步骤1112中，可移除(例如，抛光掉)第二电介质212a的一部分直到暴露牺牲膜222的顶部为止。在步骤1114中，可移除牺牲膜222，从而在第一电介质212与第二电介质212a的垂直部分之间留下至少两个窄沟道。在步骤1116中，可将导电材料218沉积到第一电介质及第二电介质的所述面上且沉积到所述至少两个窄沟道中。在步骤1118中，可移除导电材料218的在第一电介质212及第二电介质212a的所述面上的一部分直到仅在所述至少两个窄沟道中暴露剩余导电材料218a的顶部为止。
[0045]尽管已通过参考本发明的实例性实施例来描绘、描述及界定本发明的各实施例，但此些参考并不意味着限制本发明，且不应推断出存在此限制。所揭示的标的物能够在形式及功能上具有大量修改、变更及等效形式，如在相关技术的技术领域中并受益于本发明的技术人员将会联想到。本发明的所描绘及所描述实施例仅作为实例，而并非是对本发明的范围的穷尽性说明。
【主权项】
1.一种用于在半导体集成电路裸片中形成栅栏导体的方法，所述方法包括以下步骤: 将第一电介质沉积在半导体衬底的一面上； 在所述第一电介质中形成至少一个沟槽； 将牺牲膜沉积在所述第一电介质上，包含沉积在所述至少一个沟槽的壁及底部上； 从所述第一电介质的一面及所述至少一个沟槽的所述底部移除所述牺牲膜的部分，其中牺牲膜仅保留在所述至少一个沟槽的所述壁上； 将第二电介质沉积在所述至少一个沟槽的所述壁上的所述牺牲膜之间； 移除所述第一电介质及所述第二电介质直到在所述第一电介质与所述第二电介质之间暴露所述牺牲膜的顶部部分为止； 移除所述第一电介质与所述第二电介质之间的所述牺牲膜，从而在其中留下至少两个窄沟道； 将导电材料沉积在所述第一电介质及所述第二电介质的所述面上并沉积到所述至少两个窄沟道中；及 移除所述导电材料的在所述第一电介质及所述第二电介质的所述面上的部分直到仅在所述至少两个窄沟道中暴露所述导电材料的顶部为止。2.根据权利要求1所述的方法，在所述移除所述导电材料的在所述第一电介质及所述第二电介质的所述面上的部分的步骤之后，所述方法进一步包括将所述导电材料的在所述至少两个窄沟道中的部分分离成独立栅栏导体的步骤。3.根据权利要求1所述的方法，在所述从所述第一电介质的所述面及所述至少一个沟槽的所述底部移除所述牺牲膜的部分的步骤之后，所述方法进一步包括从所述至少一个沟槽的所述壁的部分移除所述牺牲膜的步骤。4.根据权利要求1所述的方法，其中所述沉积所述第一电介质的步骤包括在所述半导体衬底的所述面上将所述第一电介质沉积到从约100纳米到约2000纳米的厚度的步骤。5.根据权利要求1所述的方法，其中所述形成所述至少一个沟槽的步骤包括在所述第一电介质中将所述至少一个沟槽形成到从约100纳米到约2000纳米的深度的步骤。6.根据权利要求1所述的方法，其中所述形成所述至少一个沟槽的步骤包括在所述第一电介质中形成具有从约100纳米到约2000纳米的宽度的所述至少一个沟槽的步骤。7.根据权利要求1所述的方法，其中所述沉积所述牺牲膜的步骤包括将所述牺牲膜沉积到从约100纳米到约2000纳米的厚度的步骤。8.根据权利要求1所述的方法，其中所述沉积所述第二电介质的步骤包括将所述第二电介质沉积到从约100纳米到约2000纳米的厚度的步骤。9.根据权利要求1所述的方法，其中所述牺牲膜选自由以下各项组成的群组:SiN、S1j S1xNy010.根据权利要求1所述的方法，其中所述导电材料选自由以下各项组成的群组:A1、Ag、Au、Fe、Ta、TaN、Ti 及 TiN011.根据权利要求1所述的方法，其中所述导电材料包括铜Cu。12.根据权利要求11所述的方法，其进一步包括在所述将所述导电材料沉积在所述至少一个窄沟道中的步骤之前将势皇层沉积在其中的步骤。13.根据权利要求1所述的方法，其中所述分离所述导电材料的部分的步骤包括借助反应离子蚀刻RIE分离所述导电材料的部分的步骤。14.根据权利要求13所述的方法，其中所述RIE是侵蚀性的。15.根据权利要求13所述的方法，其进一步包括用电介质填充通过所述RIE形成的间隙及对其进行化学机械平面化CMP抛光的步骤。16.—种半导体裸片，其包括: 半导体衬底； 第一电介质，其在所述半导体衬底的一面上； 至少一个沟槽，其在所述第一电介质中； 至少两个窄沟道，其在所述至少一个沟槽中，由在所述至少一个沟槽的壁上的牺牲膜及第二电介质形成，其中所述第二电介质填充所述至少一个沟槽的所述壁上的所述牺牲膜之间的空间，且借此移除所述牺牲膜，从而形成所述至少两个窄沟道；及导电材料，其填充所述至少两个窄沟道； 其中所述至少两个窄沟道中的所述导电材料经分离并用作栅栏导体以连接所述半导体裸片的有源元件。17.根据权利要求16所述的半导体裸片，其进一步包括通过将所述至少两个窄沟道中的所述导电材料分离成所要长度而制成的多个栅栏导体。18.根据权利要求16所述的半导体裸片，其中所述第一电介质具有从约100纳米到约2000纳米的厚度。19.根据权利要求16所述的半导体裸片，其中所述至少一个沟槽具有从约100纳米到约2000纳米的深度及从约100纳米到约2000纳米的宽度。20.根据权利要求16所述的半导体裸片，其中所述牺牲膜具有从约100纳米到约2000纳米的厚度。21.根据权利要求16所述的半导体裸片，其中所述第二电介质具有从约100纳米到约2000纳米的厚度。22.根据权利要求16所述的半导体裸片，其进一步包括在所述至少一个窄沟道的壁与所述导电材料之间的势皇层。23.根据权利要求16所述的半导体裸片，其中所述导电材料是铜。
【专利摘要】间隔物蚀刻工艺在多个半导体裸片中产生超窄导电线。在第一电介质(212)中形成沟槽，接着将牺牲膜(222)沉积到所述第一电介质及形成于其中的沟槽表面上。从所述第一电介质的面及所述沟槽的底部移除平面牺牲膜，从而仅留下在沟槽壁上的牺牲膜(222a)。用第二电介质(212a)填充所述沟槽壁上的所述牺牲膜之间的间隙。移除所述第二电介质的一部分以暴露所述牺牲膜的顶部。移除所述牺牲膜，从而留下用导电材料(218b)填充的超细间隙。暴露所述间隙中的所述导电材料的顶部以形成“栅栏导体”。在适当位置处移除所述栅栏导体的部分及周围绝缘材料以产生包括经隔离栅栏导体的所要导体图案。
【IPC分类】H01L21/768
【公开号】CN105051884
【申请号】CN201480014847
【发明人】保罗·费斯特
【申请人】密克罗奇普技术公司
【公开日】2015年11月11日
【申请日】2014年3月1日
【公告号】US9034758, US20140264882, WO2014149582A1