FinFET 104与第二 FinFET106之间的电流漏泄。第三区域124和第一区域114可具有相同的掺杂浓度但具有不同深度。第四区域126和第二区域116可具有相同的掺杂浓度。
[0041]第一区域114可位于第一鳍110内的第一特定深度处，而第三区域124可位于第二鳍120内的第二特定深度处。第一特定深度可不同于第二特定深度。第一鳍110可具有由从第一鳍110的顶部到第一区域114的第一有效深度的距离界定的第一有效鳍高度130(如由图1中的箭头指示的)。第二鳍120可具有由从第二鳍120的顶部到第三区域124的第二有效深度的距离界定的第二有效鳍高度132 (如由图1中的箭头指示的)。在特定实施例中，第一有效高度不同于第二有效高度。第一有效鳍高度130与第一 FinFET 104的有效沟道宽度有关。第一 FinFET 104的有效沟道宽度可决定流过第一 FinFET 104的电流量。由此，通过在第一 FinFET 104的制造期间控制第一有效鳍高度130，就可以控制第一FinFET 104的有效沟道宽度。类似地，第二有效鳍高度132与第二 FinFET 106的有效沟道宽度有关。可通过在第二 FinFET 106的制造期间控制第二有效鳍高度132来控制第二FinFET 106的有效沟道宽度。
[0042]通过在制造期间控制第一特定深度和/或第二特定深度以改变第一有效高度130和/或第二有效高度132，可以调节第一 FinFET 104和第二 FinFET 106的驱动电流。例如，可获得第一 FinFET 104与第二 FinFET 106之间的特定驱动电流比值以适应于鳍式半导体器件100的设计参数。获得特定驱动电流以适应于设计要求的能力可降低半导体器件的设计复杂度或者可增大半导体器件的设计灵活度。
[0043]第一 FinFET 104与第二 FinFET 106之间的驱动电流比值可由下式定义:
[0044]I_FinFETl/I_FinFET2 =
[0045]( μ I/μ 2)* (nl/n2)*(1+2ΔFin_H_eff/(2*Fin_H_eff2+Fin_ff))
[0046]其中I_FinFETl 是第一 FinFET 104 的驱动电流，I_FinFET2 是第二 FinFET106 的驱动电流，μ I是第一 FinFET 104的电子迀移率，μ 2是第二 FinFET 106的电子迀移率，nl是第一 FinFET 104的鳍数量，n2是第二 FinFET 106的鳍数量，Δ Fin_H_eff是第一 FinFET104与第二 FinFET 106之间的有效高度差异，Fin_H_eff2是第二 FinFET 106的第二有效鳍高度132，以及Fin_W是第一 FinFET 104和第二 FinFET 106的宽度。
[0047]在特定实施例中，第一区域114包括在制造期间使用第一注入能量水平被注入到基板102中的第一特定深度的离子注入物，而第三区域124包括在制造期间使用第二注入能量水平被注入到基板102中的第二特定深度的离子注入物。第一特定深度与第二特定深度之间的深度差异可通过第一注入能量水平与第二注入能量水平之间的能量水平差异来控制。例如，可对FinFET(例如，第一 FinFET 104或第二 FinFET 106)使用铟(In)或锑(Sb)注入物。FinFET可以是N型FinFET或P型FinFET。以In 75keV或Sb 75keV的注入能量水平，可达成34纳米(nm)到35nm的深度(例如，第一有效深度)。以In 65keV或Sb45keV的注入能量水平，可达成28nm到3Inm的深度(例如，第二有效深度)。
[0048]在另一特定实施例中，第一区域114包括使用第一注入剂量被注入到基板102中的第一特定深度的离子注入物，而第三区域124包括使用第二注入剂量被注入到基板102中的第二特定深度的离子注入物。第一特定深度与第二特定深度之间的深度差异可通过第一剂量与第二剂量之间的剂量差异来控制。由此，鳍式半导体器件100可提供非整数驱动电流比值以适应于结果所得的半导体器件的设计参数。
[0049]图2-4解说了用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程的一部分的替换实施例。具体而言，图2解说了在鳍式半导体器件的制造期间使用不同注入能量水平来控制离子注入深度的方法。图3解说了在鳍式半导体器件的制造期间通过减小垫氧化层中的特定区域的高度来控制离子注入深度的方法。图4解说了在鳍式半导体器件的制造期间通过增大垫氧化层中的特定区域的高度来控制离子注入深度的方法。
[0050]图2解说了用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程200的一部分的特定实施例。在第一处理阶段202，可在基板102的表面上形成垫氧化层206。可在垫氧化层206的第一部分表面上形成第一光阻掩模208，以使得第一区划210被暴露。第一离子注入物212通过第一区划210经垫氧化层206被注入到基板102中。第一离子注入物212可使用第一注入能量水平被注入到基板102中的第一特定深度。
[0051]在第二处理阶段204，可在垫氧化层206的第二部分表面上形成第二光阻掩模218，以使得第二区划214被暴露。第二离子注入物216可通过第二区划214经垫氧化层206被注入到基板102中。第二离子注入物可使用第二注入能量水平被注入到第二特定深度。第一注入能量水平可不同于第二注入能量水平。在注入第一离子注入物212和第二离子注入物216之后，可移除垫氧化层206 (例如，使用湿法或干法蚀刻)并且可从基板102形成第一FinFET 104和第二 FinFET 106，以使得至少一种第一离子注入物212形成第一区域114且至少一种第二离子注入物216形成第三区域124(例如，通过光刻和蚀刻以暴露图1的第一鳍110和第二鳍120)。在形成第一鳍110和第二鳍120之后，还可(例如，经由电介质沉积、膜沉积、光刻和蚀刻)形成STI氧化层108、第一栅极电介质层118、第二栅极电介质层128、第一栅极112、第二栅极122、源极(未示出)、和漏极(未示出)，以形成图1的鳍式半导体器件100。
[0052]由于STI氧化层108是在鳍形成之后形成的，因此STI氧化层108可以不经受离子注入，诸如第一区域114或第三区域124处的离子注入。相应地，STI氧化层108可基本上没有离子注入物(例如，第一离子注入物212或第二离子注入物216)。在鳍式半导体器件100的源极和漏极形成之前，STI氧化层108可具有小于第一掺杂浓度(1016?10 1Vcm3)的掺杂浓度。在源极和漏极形成期间，STI氧化层108的表面(50?100埃)可被掺杂。
[0053]由此，一FinFET(例如，第一FinFET104)与另一FinFET(例如，第二FinFET 106)之间的有效鳍高度差异可通过第一注入能量水平与第二注入能量水平之间的能量水平差异来控制。替换地，代替使用不同的注入能量水平，离子注入深度差异可通过第一离子注入物212与第二离子注入物216之间的掺杂浓度差异来控制。
[0054]图3解说了用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程300的一部分的另一特定实施例。过程300可使用垫氧化层的两个区域之间的高度差异来控制一 FinFET与另一 FinFET之间的有效鳍高度差异。
[0055]在第一处理阶段302，在形成图2的垫氧化层206之后，可移除垫氧化层206的一部分306 (例如，使用干法或湿法蚀刻)以暴露比第二氧化区域310薄的第一氧化区域308。在第二处理阶段304，在注入第一离子注入物212和第二离子注入物216时，第一离子注入物212可通过第一氧化区域308被注入到图1的基板102中。第二离子注入物216可通过第二氧化区域310被注入到基板102中。在根据相同的注入能量水平来注入第一离子注入物212和第二离子注入物216时，第一氧化区域308与第二氧化区域310之间的高度差异可使得第一离子注入物212能够被注入到第一特定深度，而第二离子注入物216能够被注入到第二特定深度。该高度差异可使得第一氧化区域308能够吸收比第二氧化区域310少的注入能量。还可(例如，经由电介质沉积、膜沉积、光刻和蚀刻)形成STI氧化层108、第一栅极电介质层118、第二栅极电介质层128、第一栅极112、第二栅极122、源极(未示出)、和漏极(未示出)，以形成图1的鳍式半导体器件100。
[0056]离子注入深度差异可通过第一氧化区域308与第二氧化区域310之间的高度差异来控制。为了进一步调节第一特定深度与第二特定深度之间的离子注入深度差异，可通过掩模使用不同的注入能量水平来注入第一离子注入物212和第二离子注入物216。
[0057]图4解说了用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程400的一部分的另一特定实施例。过程400可增大垫氧化层的氧化区域的高度以控制垫氧化层的两个区域之间的高度差异。
[0058]在第一处理阶段402，可移除图2的垫氧化层206的区域408 (例如，使用湿法或干法蚀刻)，以使得基板102的表面被暴露。在第二处理阶段404，可在基板102的表面上且在垫氧化层206之上形成附加的垫氧化层，以使得第二穿通区域412具有比第一穿通区域410大的高度。
[0059]在第三处理阶段406，在注入第一离子注入物212和第二离子注入物216时，第一离子注入物212可通过第一穿通区域410被注入到基板102中。第二离子注入物216可通过第二穿通区域412被注入到基板102中。在使用相同的注入能量水平来注入第一离子注入物212和第二离子注入物216时，第一穿通区域410与第二穿通区域412之间的高度差异可使得第一离子注入物212能够被注入到第一特定深度，而第二离子注入物216能够被注入到第二特定深度。为了进一步调节离子注入深度差异，可通过掩模使用不同的注入能量水平来注入第一离子注入物212和第二离子注入物216。还可(例如，经由电介质沉积、膜沉积、光刻和蚀刻)形成STI氧化层108、第一栅极电介质层118、第二栅极电介质层128、第一栅极112、第二栅极122、源极(未示出)、和漏极(未示出)，以形成图1的鳍式半导体器件100。
[0060]图5解说了用于制造包括带有具有不同有效鳍高度的鳍的FinFET的鳍式半导体器件的过程500的另一特定实施例。过程500可用于制造图1的鳍式半导体器件100。过程500可经由外延生长来控制一 FinFET与另一 FinFET之间的有效鳍高度差异。
[0061]在第一处理阶段502，可在图1的基板102的表面上形成氧化层516。在第二处理阶段504，可移除氧化层516的诸区域(例如，使用光刻或蚀刻)，以使得区划520、522、524和526被暴露。在第三处理阶段506，可在氧化层516和基板102之上形成第一虚掩模528，以使得包括区划520和522的第一区划530被暴露。在第四处理阶段508，可在区划520和522中经由外延生长来形成第一高掺杂层532。第一高掺杂层532可具有第一高度。可在第一高掺杂层532之上经由外延生长来形成第一低掺杂层534，以形成第一特定鳍536。可在区划522中使用第一高掺杂层532和第一低掺杂层534来形成第二特定鳍538。第一高掺杂层532可具有比第一低掺杂层534高的掺杂浓度。第一高掺杂层532可用N型掺杂物或P型掺杂物来掺杂。
[0062]在第五处理阶段510，可在氧化层516和基板102之上形成第二虚掩模558，以暴露第二区划540。可在区划524和526中经由外延生长来形成第二高掺杂层542。第二高掺杂层542可具有第二高度。第二高度可具有与第一高掺杂层532的第一高度不同的高度。可在区划524中在第二高掺杂层542之上经由外延生长来形成第二低掺杂层544，以